-
公开(公告)号：CN118431180A
公开(公告)日：2024-08-02
申请号：CN202410366408.4
申请日：2024-03-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L23/473 , H01L25/00 , H10B80/00 , H01L23/48
摘要： 本发明提供了一种半导体芯片的层叠封装结构，包括多个叠置的基板组件，其中，每个基板组件设置填充有导电材料的第一硅通孔，每个第一硅通孔的上下两端分别设置有导电部和焊球，相邻连个基板组件的焊球与导电部电连接；每个基板组件还开设有沿竖直方向贯通所有基板组件的通孔，通孔作为冷却液的冷却通道；半导体芯片的层叠封装结构还包括与每个通孔的两端连通的进液管和出液管，进液管和出液管还与液冷系统连接。该实施方式通过在每个基板组件开设贯通所有基板组件的通孔，作为冷却通道，能够使冷却液由出液管进入到冷却通道，进而从该半导体芯片的内部将热量带走，相较于采用风扇从外部冷却的方式，能够提高散热效率。
-
公开(公告)号：CN118315304A
公开(公告)日：2024-07-09
申请号：CN202410366134.9
申请日：2024-03-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L21/67
摘要： 本发明涉及半导体制造技术领域，尤其是涉及一种晶圆热处理过程温度控制方法及晶圆热处理装置。所述晶圆热处理过程温度控制方法包括：将晶圆划分成多个区域；对各个区域晶圆温度进行检测，根据温度检测值调整对应各区域热源的加热量。通过对晶圆进行分区温度检测，并针对各个分区的温度检测值进行对应的热源加热量控制，在提高了晶圆温度检测的准确度的同时，对温度的控制也更加精细化，使晶圆加热更加均匀，避免了现有技术中因晶圆加热不均导致的问题。
-
公开(公告)号：CN116364147A
公开(公告)日：2023-06-30
申请号：CN202310179260.9
申请日：2023-02-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： G11C11/408 , G11C11/4094 , G11C11/4097 , G11C7/18 , G11C7/12 , G11C8/14 , G11C8/08
摘要： 本申请实施例提供了一种DRAM存储单元电路及DRAM存储器，包括第一晶体管，第一晶体管的源极接地，栅极寄生电容用于存储数据；第二晶体管，第二晶体管的源极接地，栅极寄生电容用于存储数据；第三晶体管，第三晶体管的漏极与第一位线电连接，源极与第一晶体管的漏极、第二晶体管的栅极电连接，栅极与字线电连接；第四晶体管，第四晶体管的漏极与第二位线电连接，源极与第二晶体管的漏极、第一晶体管的栅极电连接，栅极与字线电连接。设置第一晶体管和第二晶体管的锁存结构，提高了栅极对源漏通道的控制力，减少了晶体管在截止状态下的电荷漏失，降低了DRAM存储器刷新频率，从而具备更低的功耗。
-
公开(公告)号：CN116207141A
公开(公告)日：2023-06-02
申请号：CN202310178903.8
申请日：2023-02-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L29/423 , H01L29/786
摘要： 本申请实施例提供了一种晶体管，涉及半导体器件技术领域，以解决目前的晶体管中金属氧化物中的带隙结构会引起源极和漏极之间的开态电流的下降，即会造成晶体管开态电流的衰减，从而会对半导体器件的稳定性和实用性产生影响的问题。该晶体管包括：有源层；源极，所述源极与所述有源层的一端电连接；漏极，所述漏极与所述有源层的另一端电连接；第一栅极，设置于所述有源层的一侧，所述第一栅极包括至少两个电极块，至少两个所述电极块用于接入同一个栅极信号，每个所述电极块在所述有源层上的正投影相离；第二栅极，设置于所述有源层的另一侧，所述第二栅极用于接入偏置电压，所述第二栅极在所述有源层上的正投影与所述有源层交叠。
-
公开(公告)号：CN118368893A
公开(公告)日：2024-07-19
申请号：CN202410366128.3
申请日：2024-03-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
摘要： 本发明提供了一种DRAM存储芯片的封装结构，包括多个叠置的存储芯片组件，每个存储芯片组件包括基板、第一导电部、导电柱、第一导电层和第二导电层，其中，第一导电部设置到基板的第一面；第一导电层和第二导电层设置到基板的第一面和第二面，第一导电层与第一导电部连接；导电柱贯通基板与第一导电层和第二导电层连接。该实施方式通过设置导电柱、第一导电层、第二导电层能够减少连接线的布置；通过设置导电柱，可以使基板的第二面的电性传递到基板的第一面。此外，第一导电层和第二导电层还能够使相邻的存储芯片组件电连接，进一步减少了连接线的布置，大幅节约了整体占用的空间。
-
公开(公告)号：CN118335684A
公开(公告)日：2024-07-12
申请号：CN202410366135.3
申请日：2024-03-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L21/762 , H01L21/02 , H01L21/56
摘要： 本发明涉及半导体制造技术领域，尤其是涉及一种晶圆键合方法，包括以下步骤：提供待键合的第一晶圆和第二晶圆；保护第一晶圆和第二晶圆的待键合面，对第一晶圆和第二晶圆的背面依次进行第一次清洗和第二次清洗；在第一晶圆和第二晶圆的待键合面分别形成第一氧化层和第二氧化层，并进行脱水处理；脱水处理后，对第一氧化层和第二氧化层分别进行致密化处理；在致密化处理后的第一氧化层和第二氧化层的表面旋涂硅溶胶，得到第一键合面和第二键合面；将第一键合界面和第二键合界面对准后键合，得到晶圆键合结构。本发明不仅改善了晶圆键合扭曲度，而且避免了氧化层内孔隙的残留，提高了晶圆键合质量。
-
公开(公告)号：CN116435182A
公开(公告)日：2023-07-14
申请号：CN202310215729.X
申请日：2023-02-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L21/336 , H01L29/786
摘要： 本申请实施例提供了一种薄膜晶体管的制备方法及薄膜晶体管，涉及半导体器件技术领域，以解决目前的薄膜晶体管的制备方法会在设置源极和漏极的过程中对有源层造成损害和污染，导致有源层表面的粗糙度提高，进而会导致载流子受到有源层表面的粗糙度的影响，载流子迁移率降低的问题。该薄膜晶体管的制备方法包括：在衬底的一侧设置有源层；在所述有源层远离所述衬底的一侧设置保护层；依次刻蚀所述保护层和所述有源层，得到第一保护层结构和有源层结构，其中，所述第一保护层结构在所述衬底层上的正投影覆盖所述有源层结构在所述衬底层上的正投影。
-
公开(公告)号：CN118335591A
公开(公告)日：2024-07-12
申请号：CN202410366132.X
申请日：2024-03-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L21/02
摘要： 本发明涉及半导体制造技术领域，尤其是涉及一种晶圆再生方法，包括以下步骤：将待处理晶圆依次置于王水溶液、氢氟酸与H2O2的混合溶液中，去除晶圆表面的金属膜层；对去除金属膜层的晶圆进行退火处理，并冷却至室温；采用化学机械抛光法，去除晶圆表面的氧化膜层；清洗抛光处理后的晶圆，得到再生晶圆。该方法不仅可以有效去除晶圆表面的金属膜层和氧化膜层，而且工艺流程简单，处理时间短，成本较低，且对晶圆本身的损伤小，能够获得高品质的再生晶圆。
-
公开(公告)号：CN118317600A
公开(公告)日：2024-07-09
申请号：CN202410366127.9
申请日：2024-03-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H10B12/00
摘要： 本发明涉及半导体加工技术领域，尤其是涉及一种半导体器件及半导体器件的制作方法。该半导体器件包括：衬底、若干个位线结构、隔离结构、接触结构和金属结构；若干个所述位线结构间隔分布在所述衬底上；相邻位线结构的侧壁之间对称设置有两个隔离结构，两个隔离结构之间设置有接触结构；每个所述隔离结构包括：依次设置的第一隔离层、第一牺牲层、第二隔离层、第二牺牲层和第三隔离层；所述金属结构位于位线结构、隔离结构和接触结构的上表面。本发明的方法制备的半导体器件，能够显著的提高半导体器件的性能。
-
公开(公告)号：CN118315305A
公开(公告)日：2024-07-09
申请号：CN202410366136.8
申请日：2024-03-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L21/67
摘要： 本发明涉及芯片制造技术领域，尤其是涉及一种晶圆清洗方法及晶圆清洗装置。该晶圆清洗方法包括：将晶圆放置在密闭清洗腔的承载台上；向晶圆喷射清洗液和/或气体，且监测清洗腔的气压；根据监测到的气压对清洗腔的气压进行调整，使清洗腔气压处于预设气压区间内。晶圆清洗过程中，通过对清洗腔内的气压进行监测，并根据监测到的气压值对清洗腔内的气压进行调整，使清洗腔内气压处于预设状态下，避免了因清洗液和/或气体的注入导致的清洗腔内气压的变化，可以防止因气压变化导致晶圆出现翘曲问题。
-
-
-
-
-
-
-
-
-
搜索结果
212 条记录 (耗时 0.051 秒)
