-
公开(公告)号：CN118782655A
公开(公告)日：2024-10-15
申请号：CN202410937698.3
申请日：2024-07-12
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/786 , H01L21/34 , H10B12/00
摘要： 本公开提供了一种低漏电流的垂直沟道晶体管及其制备方法、存储器和电子设备，晶体管包括：衬底；绝缘层，绝缘层上开设过孔；设置在过孔底部表面的第一电极层；设置在绝缘层远离衬底一侧表面的第二电极层；沿过孔侧壁设置的第一沟道层，第一沟道层与第一电极层和第二电极层同时连接；设置在第一电极层和第二电极层远离衬底一侧表面的第二沟道层，第二沟道层的电阻小于第一沟道层的电阻；设置在第二沟道层远离衬底一侧表面的栅极介质层；设置在栅极介质层远离衬底一侧表面的栅极层。本公开形成具有不同电阻情况的第一沟道层和第二沟道层，使晶体管在关态下两个电极之间通过具有较高电阻的第一沟道层连接，实现超低漏电流晶体管的形成。
-
公开(公告)号：CN118431180A
公开(公告)日：2024-08-02
申请号：CN202410366408.4
申请日：2024-03-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L23/473 , H01L25/00 , H10B80/00 , H01L23/48
摘要： 本发明提供了一种半导体芯片的层叠封装结构，包括多个叠置的基板组件，其中，每个基板组件设置填充有导电材料的第一硅通孔，每个第一硅通孔的上下两端分别设置有导电部和焊球，相邻连个基板组件的焊球与导电部电连接；每个基板组件还开设有沿竖直方向贯通所有基板组件的通孔，通孔作为冷却液的冷却通道；半导体芯片的层叠封装结构还包括与每个通孔的两端连通的进液管和出液管，进液管和出液管还与液冷系统连接。该实施方式通过在每个基板组件开设贯通所有基板组件的通孔，作为冷却通道，能够使冷却液由出液管进入到冷却通道，进而从该半导体芯片的内部将热量带走，相较于采用风扇从外部冷却的方式，能够提高散热效率。
-
公开(公告)号：CN118315304A
公开(公告)日：2024-07-09
申请号：CN202410366134.9
申请日：2024-03-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L21/67
摘要： 本发明涉及半导体制造技术领域，尤其是涉及一种晶圆热处理过程温度控制方法及晶圆热处理装置。所述晶圆热处理过程温度控制方法包括：将晶圆划分成多个区域；对各个区域晶圆温度进行检测，根据温度检测值调整对应各区域热源的加热量。通过对晶圆进行分区温度检测，并针对各个分区的温度检测值进行对应的热源加热量控制，在提高了晶圆温度检测的准确度的同时，对温度的控制也更加精细化，使晶圆加热更加均匀，避免了现有技术中因晶圆加热不均导致的问题。
-
公开(公告)号：CN108319465B
公开(公告)日：2024-04-05
申请号：CN201810314046.9
申请日：2018-04-09
申请人： 中国科学院微电子研究所
摘要： 本公开提供了一种对FPGA配置数据进行升级的电路，包括：一个封装体，其内部包含有至少一个存储器单元，以及一个控制器单元，所述控制器单元连接到存储器单元，包括JTAG处理电路、存储器控制电路、配置控制电路、存储器控制切换电路、版本切换控制电路、重注数据接收与传输电路。由于对电路中控制单元结构的改进，只需要将FPGA以及本电路芯片配合使用，即可完成FPGA的配码重注和配码版本切换，无需额外的元器件，减少了系统的硬件开销。
-
公开(公告)号：CN116678524A
公开(公告)日：2023-09-01
申请号：CN202310628971.X
申请日：2023-05-30
申请人： 中国科学院微电子研究所
摘要： 本发明公开了适用于柔性衬底的传感单元及其制备方法、多点传感阵列，涉及触感传感器技术领域，以提供一种在传感矩阵的像素内实现像素内信号的放大并降低像素之间的信号串扰的技术方案，包括纳米线结构，第一双栅晶体管和第二双栅晶体管；纳米线结构的第一端与偏置电压提供端电连接，纳米线结构的第二端与第一双栅晶体管的源极和第一栅极电连接，第一双栅晶体管的第二栅极与第一控制端电连接，第一双栅晶体管的漏极接地；第二双栅晶体管的源极与偏置电压电连接，第二双栅晶体管的第一栅极连接于纳米线结构的第二端和第一双栅晶体管的源极之间，第二双栅晶体管的第二栅极与第二控制端电连接，第二双栅晶体管的漏极用于向外部提供输出信号。
-
公开(公告)号：CN116364147A
公开(公告)日：2023-06-30
申请号：CN202310179260.9
申请日：2023-02-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： G11C11/408 , G11C11/4094 , G11C11/4097 , G11C7/18 , G11C7/12 , G11C8/14 , G11C8/08
摘要： 本申请实施例提供了一种DRAM存储单元电路及DRAM存储器，包括第一晶体管，第一晶体管的源极接地，栅极寄生电容用于存储数据；第二晶体管，第二晶体管的源极接地，栅极寄生电容用于存储数据；第三晶体管，第三晶体管的漏极与第一位线电连接，源极与第一晶体管的漏极、第二晶体管的栅极电连接，栅极与字线电连接；第四晶体管，第四晶体管的漏极与第二位线电连接，源极与第二晶体管的漏极、第一晶体管的栅极电连接，栅极与字线电连接。设置第一晶体管和第二晶体管的锁存结构，提高了栅极对源漏通道的控制力，减少了晶体管在截止状态下的电荷漏失，降低了DRAM存储器刷新频率，从而具备更低的功耗。
-
公开(公告)号：CN116320682A
公开(公告)日：2023-06-23
申请号：CN202310258179.X
申请日：2023-03-16
申请人： 中国科学院微电子研究所
摘要： 本申请实施例提供了一种图像采集装置、方法及相关设备，涉及图像采集技术领域，以解决目前的无镜头成像技术的图像还原精度较差，通过提高感光器件中感光器件的阵列密度会导致感光器件的表面积增大，制造成本提高，且对于小体积的目标物体的色彩敏感度的增强效果不明显，进而影响无镜头采集技术的实用性和便捷性的问题。该装置包括：至少两个感光器件层，其中，至少一个靠近目标物体的所述感光器件层用于透光，所述感光器件层包括至少一个感光器件，至少两个所述感光层层叠设置；每个所述感光器件层用于获取所述目标物体的一组图像数据。
-
公开(公告)号：CN116207141A
公开(公告)日：2023-06-02
申请号：CN202310178903.8
申请日：2023-02-28
申请人： 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC分类号： H01L29/423 , H01L29/786
摘要： 本申请实施例提供了一种晶体管，涉及半导体器件技术领域，以解决目前的晶体管中金属氧化物中的带隙结构会引起源极和漏极之间的开态电流的下降，即会造成晶体管开态电流的衰减，从而会对半导体器件的稳定性和实用性产生影响的问题。该晶体管包括：有源层；源极，所述源极与所述有源层的一端电连接；漏极，所述漏极与所述有源层的另一端电连接；第一栅极，设置于所述有源层的一侧，所述第一栅极包括至少两个电极块，至少两个所述电极块用于接入同一个栅极信号，每个所述电极块在所述有源层上的正投影相离；第二栅极，设置于所述有源层的另一侧，所述第二栅极用于接入偏置电压，所述第二栅极在所述有源层上的正投影与所述有源层交叠。
-
公开(公告)号：CN113487994B
公开(公告)日：2022-05-06
申请号：CN202110666066.4
申请日：2021-06-16
申请人： 中国科学院微电子研究所
IPC分类号： G09G3/32
摘要： 本发明公开一种像素电路、显示设备及像素补偿方法，涉及显示电路技术领域，用于解决现有技术中，针对μLED高灰阶显示的PAM+PWM结合的驱动方式中，PWM部分仅能实现正阈值补偿的问题。该像素电路包括：第一开关电路、第二开关电路、第一电容、比较电路、驱动电路及发光器件。第一开关电路的第二端与第一电容的第一端及比较电路的控制端电连接。第一电容的第二端与比较电路的第二端电连接。第二开关电路的第二端与比较电路的第一端和驱动电路的控制端电连接。驱动电路的第二端与发光器件电连接。所述显示设备包括上述像素电路。所述像素补偿方法应用上述像素补偿电路。
-
公开(公告)号：CN110098256B
公开(公告)日：2022-04-26
申请号：CN201910336883.6
申请日：2019-04-24
申请人： 中国科学院微电子研究所
摘要： 本发明提供了一种场效应晶体管及其制备方法，属于场效应晶体管制造技术领域。所述场效应晶体管，包括：绝缘层衬底、栅电极、栅介质层、有源层、源电极、漏电极以及极性层；所述栅电极位于所述绝缘层衬底上方，所述栅介质层位于所述栅电极上，所述有源层位于所述栅介质层上方，所述源电极与漏电极位于所述有源层的表面，所述极性层位于所述有源层上方；其中，所述有源层为二维半导体材料，所述极性层为铁电薄膜材料。本发明提供的场效应晶体，具有更低的亚阈值摆幅，并调节阈值电压，提高了晶体管的开关速度和稳定性，降低了晶体管的信号噪音和功耗。
-
-
-
-
-
-
-
-
-
搜索结果
168 条记录 (耗时 0.039 秒)
