公开(公告)号：CN118263328B

公开(公告)日：2024-09-24

申请号：CN202410669086.0

申请日：2024-05-28

申请人： 北京智芯微电子科技有限公司

发明人： 余山 ,  陈燕宁 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  郁文 ,  刘倩倩

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：初始衬底、第一阱区、体区、漂移区、源极、漏极、栅极，横向双扩散场效应晶体管还包括：氧化介质区，形成于漂移区内，并被栅极延伸出的多晶硅覆盖，氧化介质区与覆盖在氧化介质区上面的多晶硅共同作为场板；其中，氧化介质区通过浅槽隔离工艺制成；氧化隔离区，氧化隔离区为条状构型，形成于体区与所述漂移区的交界处，自体区与漂移区交界处的中间区域向下延伸至所述第一阱区。通过本发明提供的晶体管，能够避免器件内部发生击穿，提高横向双扩散场效应晶体管的击穿电压，增强晶体管在高电压应用中的可靠性。

公开(公告)号：CN118610265A

公开(公告)日：2024-09-06

申请号：CN202411082426.6

申请日：2024-08-08

申请人： 北京智芯微电子科技有限公司

发明人： 余山 ,  陈燕宁 ,  刘芳 ,  赵扬 ,  吴波 ,  王凯 ,  邓永峰 ,  郁文 ,  刘倩倩

IPC分类号： H01L29/78 ,  H01L29/40 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体领域。晶体管包括：衬底，由下至上依次包括：第一衬底层、第一氧化层、重掺杂硅层及突出于重掺杂硅层的第二衬底层和第二氧化层；第二氧化层包括栅氧化层和场板氧化层，场板氧化层厚度大于栅氧化层厚度；重掺杂多晶硅层和第三氧化层形成于未被第二氧化层和第二衬底层覆盖的重掺杂硅层上；重掺杂多晶硅层、第三氧化层、形成于体区及部分漂移区底部的第二氧化层和重掺杂多晶硅层、体区及部分漂移区底部的重掺杂硅层作为第二栅极，剩余的重掺杂硅层和第二氧化层作为第二场板。本发明能够增加载流子流通通道，增大晶体管的工作电流。

公开(公告)号：CN118248738B

公开(公告)日：2024-08-06

申请号：CN202410669071.4

申请日：2024-05-28

申请人： 北京智芯微电子科技有限公司

发明人： 余山 ,  陈燕宁 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  郁文 ,  刘倩倩

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L23/373 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、第一阱区、体区、漂移区、场板、源极、漏极和栅极，晶体管还包括：第二阱区，形成于衬底远离体区的一侧；第一保护环，形成于第二阱区内；碳化硅隔离区，形成于漂移区与第二阱区之间，碳化硅隔离区包括第一隔离区和第二隔离区，第一隔离区与漂移区紧贴，第一隔离区具有第二导电类型，第二隔离区与第二阱区紧贴，第二隔离区由衬底的上表面向下延伸至第一阱区底部；其中，第二导电类型与第一导电类型不同。本发明能够降低横向双扩散场效应晶体管横向面积，提高器件开关速度，提高器件散热性能。

公开(公告)号：CN117542880B

公开(公告)日：2024-04-12

申请号：CN202410029501.6

申请日：2024-01-09

申请人： 北京智芯微电子科技有限公司

发明人： 安铁雷 ,  陈燕宁 ,  刘芳 ,  余山 ,  王凯 ,  吴波 ,  邓永峰 ,  连亚军

IPC分类号： H01L29/40 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、阱区、体区、漂移区、源极、漏极、栅极和场板，场板形成于漂移区内，场板形成区域为通过刻蚀工艺形成的碗状凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域，氧化填充层填充于碗状填充区域内，内壁氧化层的致密性大于氧化填充层的致密性。通过本发明提供的晶体管，能够减少场板的尖角结构，不易产生电场集中，提高击穿电压，改善可靠性，减小器件面积。

公开(公告)号：CN117542880A

公开(公告)日：2024-02-09

申请号：CN202410029501.6

申请日：2024-01-09

申请人： 北京智芯微电子科技有限公司

发明人： 安铁雷 ,  陈燕宁 ,  刘芳 ,  余山 ,  王凯 ,  吴波 ,  邓永峰 ,  连亚军

IPC分类号： H01L29/40 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、阱区、体区、漂移区、源极、漏极、栅极和场板，场板形成于漂移区内，场板形成区域为通过刻蚀工艺形成的碗状凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域，氧化填充层填充于碗状填充区域内，内壁氧化层的致密性大于氧化填充层的致密性。通过本发明提供的晶体管，能够减少场板的尖角结构，不易产生电场集中，提高击穿电压，改善可靠性，减小器件面积。

公开(公告)号：CN117405954A

公开(公告)日：2024-01-16

申请号：CN202311719870.X

申请日：2023-12-14

申请人： 北京智芯微电子科技有限公司

发明人： 董子斌 ,  吴波 ,  刘芳 ,  李君建 ,  邓永峰 ,  吴祖谋 ,  章明瑞 ,  余山 ,  刘倩倩

IPC分类号： G01R3/00 ,  G01R31/28 ,  H01L21/66

摘要： 本公开涉及芯片测试技术领域，具体涉及一种探针卡氧化层去除方法、清洁及测试系统，所述探针卡氧化层去除方法包括：检查探针卡的针尖状态；当所述针尖状态达到预设损坏程度时，执行磨针操作，包括：控制设置有磨针焊盘的晶圆与所述探针卡发生相对运动，使所述磨针焊盘与所述针尖产生摩擦，以去除所述针尖上的氧化层；检查所述探针卡的针尖状态，如果所述针尖状态未达到正常状态，则继续所述磨针操作，否则结束所述磨针操作。本公开的实施方式通过将磨针焊板设置在晶圆上，晶圆与探针卡的相对运动使得探针卡与磨针焊盘之间产生接触摩擦，达到探针卡针尖的杂质与氧化物随着摩擦去除的技术效果，解决了探针卡针尖杂质影响晶圆测试的技术问题。

公开(公告)号：CN116525660A

公开(公告)日：2023-08-01

申请号：CN202310798838.9

申请日：2023-07-03

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 余山 ,  陈燕宁 ,  刘芳 ,  朱松超 ,  王凯 ,  吴波 ,  邓永锋 ,  鹿祥宾 ,  郁文 ,  张东

IPC分类号： H01L29/40 ,  H01L29/78 ,  H01L21/336

摘要： 本发明涉及半导体领域，提供一种纵向栅氧结构的LDMOSFET器件及制造方法。LDMOSFET器件包括：半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于漂移区与体区之间的纵向栅氧结构，纵向栅氧结构包括纵向栅以及包覆于纵向栅的氧化层，氧化层、漂移区以及体区构成场板结构。氧化层包括第一氧化层、第二氧化层以及第三氧化层，第一氧化层与体区相接，作为纵向栅与体区之间的栅氧化层；第二氧化层与阱区相接，作为纵向栅与阱区之间的场板隔离介质层；第三氧化层与漂移区相接，作为纵向栅与漂移区之间的场板隔离介质层。本发明通过纵向栅氧结构提高器件的击穿电压，同时减少漂移区的横向面积，从而减少芯片面积。

公开(公告)号：CN116525659A

公开(公告)日：2023-08-01

申请号：CN202310798837.4

申请日：2023-07-03

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 余山 ,  陈燕宁 ,  刘芳 ,  王凯 ,  吴波 ,  邓永锋 ,  鹿祥宾 ,  刘倩倩 ,  郁文 ,  邵亚利

IPC分类号： H01L29/40 ,  H01L29/78 ,  H01L21/336

摘要： 本发明涉及半导体领域，提供一种纵向栅LDMOSFET器件及制造方法、功率芯片。纵向栅LDMOSFET器件包括半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于所述体区与所述漂移区之间的氧化层，以及纵向设置于体区的纵向栅结构；所述氧化层和所述纵向栅结构均与所述阱区相接，所述漂移区与所述纵向栅结构之间的体区与所述氧化层以及所述漂移区构成第一场板结构；所述纵向栅结构包括纵向栅以及栅氧化层，所述纵向栅以及位于纵向栅底部的栅氧化层与所述阱区构成第二场板结构。本发明通过纵向设置氧化层和纵向栅结构，形成双场板结构，提高器件的击穿电压，同时减少漂移区的横向面积，从而减少芯片所占面积，降低成本。

公开(公告)号：CN115939141A

公开(公告)日：2023-04-07

申请号：CN202310055837.5

申请日：2023-01-19

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 陈燕宁 ,  王凯 ,  付振 ,  刘芳 ,  余山 ,  邓永峰 ,  吴波 ,  梁英宗 ,  郁文 ,  刘倩倩

IPC分类号： H01L27/088 ,  H01L21/8234 ,  H01L21/762 ,  H01L29/78

摘要： 本发明涉及半导体领域，提供一种全隔离横向双扩散半导体器件及制造方法。全隔离横向双扩散半导体器件包括半导体衬底、源极体区、漏极漂移区、源极、漏极以及栅极，还包括：第一类型的第一埋层、第二类型埋层以及场氧隔离组合结构；场氧隔离组合结构包括浅沟槽隔离结构和两个分别覆盖浅沟槽隔离结构两侧壁角的LOCOS鸟嘴结构；漏极漂移区与第一类型的第一埋层在纵向上连接，位于漏极漂移区两侧的源极体区与第一类型的第一埋层在纵向上连接形成第一隔离环结构。本发明采用LOCOS与STI相结合的场氧隔离组合结构，提升器件的击穿电压；通过第一隔离环结构对漏极漂移区进行全隔离，形成横向导通路径和纵向导通路径，降低导通电阻，提升可靠性。

公开(公告)号：CN115274857B

公开(公告)日：2023-01-24

申请号：CN202211205447.3

申请日：2022-09-30

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  陈燕宁 ,  付振 ,  刘芳 ,  王帅鹏 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文 ,  张同

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/336

摘要： 本发明提供一种LDMOS器件、LDMOS器件制造方法及芯片，属于芯片领域。该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；所述半导体衬底内形成有漂移区和体区，所述源极结构与体区相接，所述漏极结构与所述漂移区相接，所述栅极结构形成在所述源极结构与所述漏极结构之间；所述漏极结构包括漏极掺杂区和漏极金属，所述漏极掺杂区形成在所述漂移区内且距离半导体衬底上表面第一预设距离，所述漏极金属与所述漏极掺杂区相连；所述漏极掺杂区上方还形成有空气腔，所述空气腔环绕在所述漏极金属的四周。空气腔内填充空气介质，空气介质围绕漏极金属，降低漏端的电场，提高击穿电压。