半导体寿命测试方法、装置、存储介质及终端设备

    公开(公告)号:CN116754920B

    公开(公告)日:2023-10-27

    申请号:CN202311053826.X

    申请日:2023-08-21

    摘要: 本申请实施例提供一种半导体寿命测试方法、装置、存储介质及终端设备,属于半导体技术领域。方法包括:实时获取待测半导体在加速应力试验下的特征参数;在确定获取到的特征参数的退化量达到第一阈值的情况下,以当前获取到的特征参数构成的时间序列数据集为输入,经半导体寿命预测模型输出待测半导体的失效时刻。半导体寿命预测模型由与待测半导体同一类别的半导体在加速应力试验下的第一时间序列样本数据集对目标域模型训练后得到,目标域模型由对预训练的源域模型进行迁移学习后得到。本申请能够有效减少试验数据的采集量,降低了半导体器件的可靠性测试时间,提高了测试效率。

    LDMOSFET器件的制造方法及LDMOSFET器件

    公开(公告)号:CN115939197A

    公开(公告)日:2023-04-07

    申请号:CN202310061014.3

    申请日:2023-01-19

    摘要: 本发明涉及半导体领域,提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法,包括:在半导体衬底上形成阱区、漂移区和体区;在漂移区形成沟槽;在沟槽的侧壁形成氮化硅侧墙;在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽;去除填充沟槽内的氮化硅侧墙形成空气侧墙;在具有空气侧墙的填充沟槽表面覆盖氧化层,形成具有封闭的空气侧墙的场板隔离结构;在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开,彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态,提高LDMOSFET器件的可靠性;具有空气侧墙的场板隔离结构可以更好的降低表面电场,提高器件的击穿电压。