-
公开(公告)号：CN115356606B
公开(公告)日：2025-04-29
申请号：CN202210929159.6
申请日：2022-08-03
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
Abstract: 本公开涉及电力技术领域，具体涉及一种隔离器件耐压测试的装置、制造方法及耐压测试的方法，所述装置包括：一对夹具、PCB板、金属和底座；所述一对夹具固定于所述底座上；每个夹具包括上夹板和下夹板，所述下夹板上设置所述PCB板，所述PCB板上设置所述金属；其中，当隔离器的两侧端子分别接触所述金属短接时，所述隔离器与所述底座之间为空气隔开。本公开提供的装置，隔离器与底座之间由空气隔开，利用空气绝缘性较好的原理，可以大大提高隔离器耐压测试的上限，防止在隔离器测试过程当中，因测试工装自身耐压不足产生闪络、火花等击穿现象，从而可以在较高的测试电压下测试隔离器，能够更加全面的评估隔离器的性能指标。
-
公开(公告)号：CN117852462B
公开(公告)日：2025-02-18
申请号：CN202311550020.1
申请日：2023-11-20
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: G06F30/367 , G06F119/02 , G06F119/04 , G06F111/08 , G06F111/10 , G06F119/14 , G06F119/08
Abstract: 本申请公开可靠性仿真方法、可靠性仿真装置、仿真设备及非易失性计算机可读存储介质。方法包括获取电磁干扰信号的周期性干扰信号；对获取的电磁干扰信号周期性干扰信号进行高斯混合模拟，以获取高斯混合干扰信号时域函数；根据高斯混合干扰信号时域函数和预设加速因子模型，将周期性干扰信号转换为矩形脉冲信号，预设加速因子模型为正常工况下的预期失效时间和具有预设加速应力条件下的真实失效时间的比值，预设加速因子模型满足退化一致性条件；及将矩形脉冲信号作为输入边界条件，输入到预设的仿真软件仿真预设次数，以输出待仿真晶体管的退化率，退化率配置为表征待仿真晶体管的可靠性。如此，仿真结果可准确地反映待仿真晶体管的可靠性。
-
公开(公告)号：CN114062740B
公开(公告)日：2025-02-07
申请号：CN202111189327.4
申请日：2021-10-12
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G01R1/18
Abstract: 本发明实施例提供一种用于多信号单线进入暗室的滤波装置，属于滤波技术领域。所述装置包括：金属外壳；暗室屏蔽体；所述金属外壳与所述暗室屏蔽体围合构成具有密封腔的箱体结构，所述密封腔内封装有金属沙；所述暗室屏蔽体用于接入包覆有金属屏蔽层的单芯导线并容许剥离金属屏蔽层的所述单芯导线穿过所述密封腔后进入暗室，所述单芯导线的金属屏蔽层断面与所述暗室屏蔽体接触，以通过所述暗室屏蔽体、所述金属外壳及所述金属沙构成的导电平面消耗干扰信号。本发明方案既保证了单芯导线上的各种有用信号顺利进入电波暗室，又防止了其它干扰信号进入电波暗室，满足了同一线路上多种信号进入暗室的相关要求。
-
公开(公告)号：CN114268310B
公开(公告)日：2025-01-28
申请号：CN202111331236.X
申请日：2021-11-11
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 芯创智(北京)微电子有限公司
IPC: H03K19/0185
Abstract: 本发明提供一种电平移位器和数字隔离器，该电平移位器还包括偏置电流瞬态增强单元和边沿快速响应单元；所述输入信号端连接电平移位主体单元、偏置电流瞬态增强单元和边沿快速响应单元；所述偏置电流瞬态增强单元的输出端与边沿快速响应单元的输入端连接，所述边沿快速响应单元的输出端与所述电平移位主体单元的输出端连接，所述电平移位主体单元的输出端作为所述输出信号端；所述偏置电流瞬态增强单元用于在输入信号跳变过程中为边沿快速响应单元提供瞬态增强后的偏置电流，所述边沿快速响应单元用于在所述偏置电流的作用下快速响应，以加快电平移位主体单元输出电平的转换速度。解决了传统电平移位器在输入信号电平突变时响应较慢的问题。
-
公开(公告)号：CN117313625A
公开(公告)日：2023-12-29
申请号：CN202311605343.6
申请日：2023-11-29
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 北京航空航天大学
IPC: G06F30/367 , G01R31/26 , G01N33/2022 , G06F119/04
Abstract: 本发明提供一种MOS器件寿命预测方法、装置和电子设备，属于半导体器件技术领域。方法包括：基于对正常环境的MOS器件进行加速退化试验的试验结果获取关键电参数退化曲线；基于关键电参数退化曲线确定MOS器件的试验寿命；对正常环境的MOS器件进行可靠性仿真，基于仿真结果获取第一栅氧界面缺陷浓度退化曲线；基于第一栅氧界面缺陷浓度退化曲线与试验寿命，确定目标栅氧界面缺陷浓度；对电磁干扰环境的MOS器件进行可靠性仿真，基于仿真结果获取第二栅氧界面缺陷浓度退化曲线；基于第二栅氧界面缺陷浓度退化曲线与目标栅氧界面缺陷浓度，确定电磁干扰环境下MOS器件的预测寿命。本发明解决电磁干扰下MOS器件寿命难评估的缺陷。
-
Patent Agency Ranking
公开(公告)号：CN116754920B
公开(公告)日：2023-10-27
申请号：CN202311053826.X
申请日：2023-08-21
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: G01R31/26 , G06N3/0442 , G06N3/048 , G06N3/084 , G06N3/096
Abstract: 本申请实施例提供一种半导体寿命测试方法、装置、存储介质及终端设备，属于半导体技术领域。方法包括：实时获取待测半导体在加速应力试验下的特征参数；在确定获取到的特征参数的退化量达到第一阈值的情况下，以当前获取到的特征参数构成的时间序列数据集为输入，经半导体寿命预测模型输出待测半导体的失效时刻。半导体寿命预测模型由与待测半导体同一类别的半导体在加速应力试验下的第一时间序列样本数据集对目标域模型训练后得到，目标域模型由对预训练的源域模型进行迁移学习后得到。本申请能够有效减少试验数据的采集量，降低了半导体器件的可靠性测试时间，提高了测试效率。
-
公开(公告)号：CN115308558B
公开(公告)日：2023-06-02
申请号：CN202211039166.5
申请日：2022-08-29
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国家电网有限公司
IPC: G01R31/26 , G06F18/214 , G06F18/241 , G06N3/0442 , G06N3/0464 , G06N3/045
Abstract: 本公开实施例公开了一种CMOS器件寿命预测方法、装置、电子设备及介质。其中CMOS器件寿命预测方法包括：获取CMOS器件在加速应力试验下电参数的时间序列样本数据集，所述时间序列样本数据集包括表征所述CMOS器件寿命的电参数退化量的时间序列样本数据；基于所述时间序列样本数据集得到训练集；用所述训练集训练时序模型，获得寿命预测模型；用所述寿命预测模型预测所述CMOS器件的失效时间。上述技术方案减少了现有技术中因对CMOS器件进行完整的加速应力试验以确定其使用寿命的时间成本，提高了产品质检效率，缩短了CMOS器件的生产周期，解决了CMOS器件生产效率低的问题。
-
公开(公告)号：CN114818393B
公开(公告)日：2023-04-14
申请号：CN202210740098.9
申请日：2022-06-28
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网宁夏电力有限公司电力科学研究院 , 国家电网有限公司
IPC: G06F30/20 , G01R31/26 , G06F119/04
Abstract: 本公开实施例公开了一种半导体器件失效时刻预测方法、装置、设备及介质。本公开实施例提供的半导体器件失效时刻预测方法，包括：获取所述半导体器件的静态参数的第一阶段测试数据，其中，所述测试数据为时间序列数据；基于所述第一阶段测试数据和预先构建的差分整合移动平均自回归ARIMA模型得到所述半导体器件的第二阶段预测数据；基于所述半导体器件的第二阶段预测数据确定所述半导体器件的失效时刻。本公开实施例的技术方案解决了现有的HCI测试耗时过长，无法满足工业生产过程中产品数量大、工期紧的需求的技术问题，大幅缩短了半导体器件失效时刻的获取时长，降低了测试成本，提高了测试效率。
-
公开(公告)号：CN115939197A
公开(公告)日：2023-04-07
申请号：CN202310061014.3
申请日：2023-01-19
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/51 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法，包括：在半导体衬底上形成阱区、漂移区和体区；在漂移区形成沟槽；在沟槽的侧壁形成氮化硅侧墙；在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽；去除填充沟槽内的氮化硅侧墙形成空气侧墙；在具有空气侧墙的填充沟槽表面覆盖氧化层，形成具有封闭的空气侧墙的场板隔离结构；在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开，彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态，提高LDMOSFET器件的可靠性；具有空气侧墙的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。
-
公开(公告)号：CN115881778A
公开(公告)日：2023-03-31
申请号：CN202310056870.X
申请日：2023-01-19
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；阱区，形成于衬底；体区和漂移区，形成于阱区；漂移延伸区，形成于漂移区的上表面，漂移延伸区包括第一延伸层和层叠设置于第一延伸层之上的第二延伸层，第一延伸层与第二延伸层具有不同的导电类型，第一延伸层与漂移区具有相同的导电类型；氧化介质层，形成于漂移区的上表面，位于漂移延伸区的两侧；栅极，形成于体区上；源极，形成于体区；漏极，形成于漂移区。通过本发明提供的晶体管，能够改善晶体管的自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件性能和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
420
records
(took 0.075 seconds)
