一种低压低电容双向瞬态抑制二极管

    公开(公告)号:CN119277822A

    公开(公告)日:2025-01-07

    申请号:CN202411137264.1

    申请日:2024-08-19

    Abstract: 本发明涉及一种低压低电容双向瞬态抑制二极管,属于二极管设计领域;陶瓷管壳的内腔底部上表面设置有粘片区;N+NP+N+结构瞬态抑制二极管管芯和P+PN+P+结构瞬态抑制二极管管芯的底部电极共晶焊在粘片区上;压点设置在陶瓷管壳的内腔底部上表面;N+NP+N+结构瞬态抑制二极管管芯的顶部、P+PN+P+结构瞬态抑制二极管管芯的顶部分别通过引线与压点的顶部键合;第一管壳引脚与压点相连后,从陶瓷管壳的下表面伸出;第二管壳引脚与粘片区相连后,从陶瓷管壳的下表面伸出;本发明采用简单NPN双极工艺和PNP双极工艺分别实现2路稳压二极管和普通二极管的集成制造,通过常规的双芯片陶封封装工艺来提供一种低压低电容双向瞬态抑制二极管。

    一种改善槽栅VDMOS器件寄生体二极管反向恢复特性的方法

    公开(公告)号:CN112447525B

    公开(公告)日:2024-11-29

    申请号:CN202011379084.6

    申请日:2020-11-30

    Abstract: 本发明公开了一种改善槽栅VDMOS器件寄生体二极管反向恢复特性的方法,该方法通过在P阱区与N‑外延之间设置一个轻掺杂的P buffer缓冲层,通过设置缓冲层可有效降低寄生体二极管正向导通时阳极注入效率,减小寄生体二极管反向恢复电荷。在漏极侧对应源极P+位置下设置高掺杂的p+型控制区,器件漏极区由N型和P+型区镶嵌组成,P+型区为理想欧姆接触,反向恢复过程中为空穴提供了通道,有效改善器件寄生体二极管开关特性。本发明制造方法可有效降低槽栅VDMOS器件寄生体二极管反向恢复电荷,改善器件寄生体二极管反向恢复特性。相比电子辐照本发明可靠性更高,可与现有槽栅VDMOS工艺相兼容。

    一种面向立体集成阵列封装的硅整流二极管芯片

    公开(公告)号:CN112002765A

    公开(公告)日:2020-11-27

    申请号:CN202010880815.9

    申请日:2020-08-27

    Abstract: 一种面向立体集成阵列封装的硅整流二极管芯片,芯片为台面结构,芯片钝化为PSG和SiO2复合结构,正、反面金属电极为同一材质。本发明的硅整流二极管芯片体积小、重量轻;采用PSG和SiO2复合钝化结构,芯片反向耐压高、反向漏电小,尤其是反向阻断高温特性好;正反面金属材料采用同一材质,使得芯片与外壳、芯片与芯片之间立体焊接一次完成,有利于提高芯片立体集成封装的效率和可靠性。采用本发明的硅整流二极管芯片,通过双芯片叠层立体焊接,可在7mm×10mm×2.5mm空间内集成16个芯片,实现的600V 8路立体集成整流阵列器件,能够通过150℃、1000h高温反偏和-65℃~175℃、500次温度循环的可靠性考核。

    一种基于硅基键合材料的高压快恢复二极管制造方法

    公开(公告)号:CN103578978A

    公开(公告)日:2014-02-12

    申请号:CN201310487942.2

    申请日:2013-10-17

    CPC classification number: H01L29/66143

    Abstract: 本发明涉及一种基于硅基键合材料的高压快恢复二极管制造方法,包括以下工序:选取硅外延片、铂扩散、P+阳极区硅-硅键合、台面制造、硅槽钝化、正面金属化、减薄、背面金属化,本发明工艺流程中在形成P+阳极区之前在N-层表面进行铂扩散工艺,使高浓度复合中心尽可能分布在N-层靠近PN结附近的区域,而在P+层靠近PN结附近不引入或引入很低浓度的复合中心,即实现了复合中心的类似局域分布,有利于实现正向压降和反向恢复时间的更佳折衷,并可减小少子寿命、缩短反向恢复时间,同时可降低复合中心对漏电的影响,有利于提高产品成品率,可用来制造体积小、成品率高、一致性好、可靠性高的高压快恢复二极管芯片。

    一种纳秒级抗辐照NPN型双极晶体管制造方法

    公开(公告)号:CN108039320A

    公开(公告)日:2018-05-15

    申请号:CN201711115312.7

    申请日:2017-11-13

    Abstract: 本发明公开了一种纳秒级高速开关双极晶体管制造方法,属于半导体分立器件设计和制造领域。本发明采用后扩金工艺,避免了传统扩金工艺在扩金后再进行发射区推结,抑制了传统工艺带来的金固溶度的降低和金原子的沉淀,提高了器件的开关速度和可靠性,此外,扩金在硅中引入的复合中心,可以缩短少子寿命,减小基极复合电流,从而提高了器件抗ELDRS效应的能力。基区和发射区表面的电极隔离介质层采用热氧化工艺制造,减少辐照时氧化层中感生的正电荷,提高了器件抗ELDRS效应的能力。芯片钝化膜采用SiO2+BPSG+Si3N4的多层钝化结构,可提高器件耐湿和抗环境污染的能力。

    一种高光刻胶选择比硅隔离深槽刻蚀方法及系统

    公开(公告)号:CN114156172A

    公开(公告)日:2022-03-08

    申请号:CN202111271901.0

    申请日:2021-10-29

    Abstract: 本发明提供了一种高光刻胶选择比硅隔离深槽刻蚀方法及系统,采用合适的刻蚀/钝化阶段气体流量和时间,硅对光刻胶刻蚀选择比高(120:1),在整个刻蚀过程中可以直接用光刻胶作为刻蚀掩模;采用高射频功率产生足够高的等离子体密度,实现快速刻蚀,刻蚀速率可达5um/min;采用快速实现刻蚀和钝化工艺切换时间和渐变的工艺参数来保证深槽的陡直度(90°±0.1°),线条光滑。本发明直接用光刻胶作为刻蚀掩模,避免了在大于100微米深槽刻蚀中常规的金属掩模,既使得工艺过程变得简单,又不会对工艺腔室造成污染;其独特的刻蚀性能可以有效地实现台面高频晶体管硅隔离深槽结构。

Patent Agency Ranking