一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法

    公开(公告)号:CN105977154B

    公开(公告)日:2019-04-02

    申请号:CN201610390415.3

    申请日:2016-06-06

    Abstract: 本发明涉及一种基于扩散工艺具有双缓冲层结构的快恢复二极管芯片制造方法,在制造过程中,减少反向恢复电荷和反向恢复时间、抑制反向恢复峰值电流作用。二极管阴极采用磷深扩散方式形成,扩散形成的阴极结构为N+N结构,N区实际上是一个缓冲层,起到阻挡空间电荷区的扩展、缩短基区宽度、降低正向通态压降的作用;二极管反向时,N‑N与NN+界面的电场减缓载流子反向抽取速度,使得有更多的电荷用于复合,从而使恢复特性得到软化。采用本发明制造方法,快恢复二极管芯片的阳极和阴极均采用扩散方式形成,结合铂扩散少子寿命控制技术,制造工艺流程简单,可以用来制造成本低、耐压高、恢复时间短且具有软恢复特性的快恢复二极管芯片。

    一种纳秒级抗辐照NPN型双极晶体管制造方法

    公开(公告)号:CN108039320A

    公开(公告)日:2018-05-15

    申请号:CN201711115312.7

    申请日:2017-11-13

    Abstract: 本发明公开了一种纳秒级高速开关双极晶体管制造方法,属于半导体分立器件设计和制造领域。本发明采用后扩金工艺,避免了传统扩金工艺在扩金后再进行发射区推结,抑制了传统工艺带来的金固溶度的降低和金原子的沉淀,提高了器件的开关速度和可靠性,此外,扩金在硅中引入的复合中心,可以缩短少子寿命,减小基极复合电流,从而提高了器件抗ELDRS效应的能力。基区和发射区表面的电极隔离介质层采用热氧化工艺制造,减少辐照时氧化层中感生的正电荷,提高了器件抗ELDRS效应的能力。芯片钝化膜采用SiO2+BPSG+Si3N4的多层钝化结构,可提高器件耐湿和抗环境污染的能力。

    一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法

    公开(公告)号:CN105977154A

    公开(公告)日:2016-09-28

    申请号:CN201610390415.3

    申请日:2016-06-06

    CPC classification number: H01L29/8613 H01L29/6609

    Abstract: 本发明涉及一种基于扩散工艺具有双缓冲层结构的快恢复二极管芯片制造方法,在制造过程中,减少反向恢复电荷和反向恢复时间、抑制反向恢复峰值电流作用。二极管阴极采用磷深扩散方式形成,扩散形成的阴极结构为N+N结构,N区实际上是一个缓冲层,起到阻挡空间电荷区的扩展、缩短基区宽度、降低正向通态压降的作用;二极管反向时,N‑N与NN+界面的电场减缓载流子反向抽取速度,使得有更多的电荷用于复合,从而使恢复特性得到软化。采用本发明制造方法,快恢复二极管芯片的阳极和阴极均采用扩散方式形成,结合铂扩散少子寿命控制技术,制造工艺流程简单,可以用来制造成本低、耐压高、恢复时间短且具有软恢复特性的快恢复二极管芯片。

    一种节省中低电压的VDMOSFET芯片面积的方法

    公开(公告)号:CN103745930A

    公开(公告)日:2014-04-23

    申请号:CN201310721725.5

    申请日:2013-12-24

    CPC classification number: H01L29/66712 H01L24/85 H01L29/7802

    Abstract: 本发明公开了一种节省中低电压的VDMOSFET芯片面积的方法,能够在保证VDMOS器件的电学特性的同时,减小制造成本;首先在多晶硅上通过腐蚀形成有源区域(1a)和未腐蚀的区域(1b);在有源区域(1a)上通过沉积形成多晶硅区域(2),多晶硅区域(2)包括多晶硅引线区域(2a)和多晶硅终端结构区域(2b);在多晶硅引线区域(2a)下方、以及多晶硅引线区域(2a)与多晶硅终端结构区域(2b)之间的下方通过扩散形成N+源区(3);在多晶硅区域上形成接触孔(4);在有源区域(1a)上形成金属电极(5),所述金属电极(5)延伸覆盖所有接触孔(4),通过所述金属电极(5)与N+源区(3)连接;所述金属电极(5)与多晶硅终端结构区域(2b)部分重叠。

    一种低电阻抗辐照VDMOS芯片的制造方法

    公开(公告)号:CN108493113A

    公开(公告)日:2018-09-04

    申请号:CN201810288611.9

    申请日:2018-03-30

    Abstract: 本发明提供一种低电阻抗辐照VDMOS芯片的制造方法,减小VDMOS器件的导通电阻,同时提高器件的抗辐照能力。本发明在形成VDMOS器件结构的P+区时,不需要光刻,而是采用氮化硅侧墙做掩蔽,进行浓硼的自对准注入。本发明适用于制造小特征尺寸的器件,有利于增加电流密度,减小导通电阻;同时,本发明可以有效的减小器件内部寄生三极管的基区横向电阻,有利于抑制寄生三极管开启,提高VDMOS器件的抗单粒子烧毁能力。本发明方法与传统VDMOS芯片的制造技术兼容,工艺步骤简单,可以用来制造高可靠、高效率的VDMOS芯片。

    一种双向瞬态电压抑制二极管及制造方法

    公开(公告)号:CN108269859A

    公开(公告)日:2018-07-10

    申请号:CN201711322420.1

    申请日:2017-12-12

    Abstract: 本发明公开了一种双向瞬态电压抑制二极管及制造方法,管芯由第一单向二极管管芯、焊片和第二单向二极管进行金属化处理后依次叠加,加热一段时间后降温获得,所述第一单向二极管和第二单向二极管结构相同。本发明的管芯与管芯之间焊接温度较高,为后续管芯密封、引线焊接等工艺提供了很宽泛的工艺操作窗口,降低了考核和使用时环境温度等对管芯焊接结构的影响。管芯之间起连接作用的是共晶体,在固相下没有复杂的相变,稳定性强,提高器件可靠性。本发明工艺简单,制造成本低,可以用来制造漏电流低、钳位电压易控制、体积小、热阻小、可靠性高的双向瞬变电压抑制二极管。结构适应于玻璃封装、塑封、金属封装等多种封装形式。

    一种低压低电容双向瞬态抑制二极管

    公开(公告)号:CN119277822A

    公开(公告)日:2025-01-07

    申请号:CN202411137264.1

    申请日:2024-08-19

    Abstract: 本发明涉及一种低压低电容双向瞬态抑制二极管,属于二极管设计领域;陶瓷管壳的内腔底部上表面设置有粘片区;N+NP+N+结构瞬态抑制二极管管芯和P+PN+P+结构瞬态抑制二极管管芯的底部电极共晶焊在粘片区上;压点设置在陶瓷管壳的内腔底部上表面;N+NP+N+结构瞬态抑制二极管管芯的顶部、P+PN+P+结构瞬态抑制二极管管芯的顶部分别通过引线与压点的顶部键合;第一管壳引脚与压点相连后,从陶瓷管壳的下表面伸出;第二管壳引脚与粘片区相连后,从陶瓷管壳的下表面伸出;本发明采用简单NPN双极工艺和PNP双极工艺分别实现2路稳压二极管和普通二极管的集成制造,通过常规的双芯片陶封封装工艺来提供一种低压低电容双向瞬态抑制二极管。

    一种双向瞬态电压抑制二极管及制造方法

    公开(公告)号:CN108269859B

    公开(公告)日:2021-04-13

    申请号:CN201711322420.1

    申请日:2017-12-12

    Abstract: 本发明公开了一种双向瞬态电压抑制二极管及制造方法,管芯由第一单向二极管管芯、焊片和第二单向二极管进行金属化处理后依次叠加,加热一段时间后降温获得,所述第一单向二极管和第二单向二极管结构相同。本发明的管芯与管芯之间焊接温度较高,为后续管芯密封、引线焊接等工艺提供了很宽泛的工艺操作窗口,降低了考核和使用时环境温度等对管芯焊接结构的影响。管芯之间起连接作用的是共晶体,在固相下没有复杂的相变,稳定性强,提高器件可靠性。本发明工艺简单,制造成本低,可以用来制造漏电流低、钳位电压易控制、体积小、热阻小、可靠性高的双向瞬变电压抑制二极管。结构适应于玻璃封装、塑封、金属封装等多种封装形式。

Patent Agency Ranking