-
公开(公告)号：CN104795450B
公开(公告)日：2018-07-06
申请号：CN201510121901.0
申请日：2015-03-19
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L29/861 , H01L21/329 , H01L29/06
Abstract: 本发明公开了一种新型高电流密度快恢复二极管结构及其制作方法，可用于大电流、快恢复二极管的生产，属于功率半导体器件领域。其技术特点：采用挖槽技术，在芯片正面有源区处挖槽，槽间距依器件性能参数做相应调整，然后用掺硼多晶硅淀积，推结形成器件带槽阳极区；对单晶片背面采用真空蒸铂后退火方法，引入符合中心获得较好的快恢复特性；终端区域与常规器件一致，采用场环结构。和现有技术相比，采用本发明在单位芯片面积内可显著提高器件电流密度，增加器件电流容量；相同电流指标器件，可有效减小器件有源区面积，提高圆片利用率，增加经济效益；重掺杂的多晶硅可与N型芯片形成欧姆接触，提高器件可靠性。
-
公开(公告)号：CN103745930A
公开(公告)日：2014-04-23
申请号：CN201310721725.5
申请日：2013-12-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66712 , H01L24/85 , H01L29/7802
Abstract: 本发明公开了一种节省中低电压的VDMOSFET芯片面积的方法，能够在保证VDMOS器件的电学特性的同时，减小制造成本；首先在多晶硅上通过腐蚀形成有源区域（1a）和未腐蚀的区域（1b）；在有源区域（1a）上通过沉积形成多晶硅区域（2），多晶硅区域（2）包括多晶硅引线区域（2a）和多晶硅终端结构区域（2b）；在多晶硅引线区域（2a）下方、以及多晶硅引线区域（2a）与多晶硅终端结构区域（2b）之间的下方通过扩散形成N+源区（3）；在多晶硅区域上形成接触孔（4）；在有源区域（1a）上形成金属电极（5），所述金属电极（5）延伸覆盖所有接触孔（4），通过所述金属电极（5）与N+源区（3）连接；所述金属电极（5）与多晶硅终端结构区域（2b）部分重叠。
-
公开(公告)号：CN104681633B
公开(公告)日：2018-05-08
申请号：CN201510010197.1
申请日：2015-01-08
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L29/861 , H01L29/06 , H01L21/329
Abstract: 本发明提供了一种具备低漏电高耐压终端结构的台面二极管及其制备方法，该台面二极管包括背面衬底、N‑型外延层、阳极有源区P+型层和二极管台面上的复合钝化层，该复合钝化层包括二氧化硅层、多晶硅层和氮化硅层，本发明的制备方法步骤如下：1、制备普通的台面二极管；2、在二极管的上表面生长一层二氧化硅；3、在二氧化硅层上淀积多晶硅，并进行扩磷处理形成多晶硅层；4、在多晶硅层上淀积氮化硅形成氮化硅层；5、在所述氮化硅层和多晶硅层进行刻蚀，得到设定图形的氮化硅层和多晶硅层；6、采用腐蚀工艺对裸露出的二氧化硅层进行腐蚀处理，得到设定图形的二氧化硅层；本发明能够提高器件的性能，工艺实现简单。
-
公开(公告)号：CN104795450A
公开(公告)日：2015-07-22
申请号：CN201510121901.0
申请日：2015-03-19
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L29/861 , H01L21/329 , H01L29/06
CPC classification number: H01L29/8613 , H01L29/0615 , H01L29/6609
Abstract: 本发明公开了一种新型高电流密度快恢复二极管结构及其制作方法，可用于大电流、快恢复二极管的生产，属于功率半导体器件领域。其技术特点：采用挖槽技术，在芯片正面有源区处挖槽，槽间距依器件性能参数做相应调整，然后用掺硼多晶硅淀积，推结形成器件带槽阳极区；对单晶片背面采用真空蒸铂后退火方法，引入符合中心获得较好的快恢复特性；终端区域与常规器件一致，采用场环结构。和现有技术相比，采用本发明在单位芯片面积内可显著提高器件电流密度，增加器件电流容量；相同电流指标器件，可有效减小器件有源区面积，提高圆片利用率，增加经济效益；重掺杂的多晶硅可与N型芯片形成欧姆接触，提高器件可靠性。
-
公开(公告)号：CN104681633A
公开(公告)日：2015-06-03
申请号：CN201510010197.1
申请日：2015-01-08
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L29/861 , H01L29/06 , H01L21/329
Abstract: 本发明提供了一种具备低漏电高耐压终端结构的台面二极管及其制备方法，该台面二极管包括背面衬底、N-型外延层、阳极有源区P+型层和二极管台面上的复合钝化层，该复合钝化层包括二氧化硅层、多晶硅层和氮化硅层，本发明的制备方法步骤如下：1、制备普通的台面二极管；2、在二极管的上表面生长一层二氧化硅；3、在二氧化硅层上淀积多晶硅，并进行扩磷处理形成多晶硅层；4、在多晶硅层上淀积氮化硅形成氮化硅层；5、在所述氮化硅层和多晶硅层进行刻蚀，得到设定图形的氮化硅层和多晶硅层；6、采用腐蚀工艺对裸露出的二氧化硅层进行腐蚀处理，得到设定图形的二氧化硅层；本发明能够提高器件的性能，工艺实现简单。
-
Patent Agency Ranking
公开(公告)号：CN104616986A
公开(公告)日：2015-05-13
申请号：CN201510009703.5
申请日：2015-01-08
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Inventor： 冯幼明
IPC: H01L21/329
CPC classification number: H01L29/6609
Abstract: 本发明提供了一种快恢复二极管的制备方法，该方法采用SOI基材替代传统外延片，采用平面制造工艺，与传统的快恢复二极管兼容，并且该方法采用SOI基材中的二氧化硅及上层硅作为场氧和场板，由于SOI基材中的二氧化硅是利用绝对纯净的氧原子注入形成，二氧化硅纯度高，且与下层的硅晶体接触好，能很好的减小快恢复二极管表面污染，减少表面电荷的形成，从而减少表面的漏电，提高快恢复二极管的电学特性和成品率；本发明采用SOI基材替代传统的外延片，减少了快恢复二极管制造步骤，改善了场氧及多晶硅场板质量，大大降低了氧化层界面电荷，提高了工艺一致性。
-
公开(公告)号：CN105977160B
公开(公告)日：2018-11-06
申请号：CN201610392284.2
申请日：2016-06-06
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L21/336 , H01L29/78 , H01L23/60
Abstract: 本发明公开了一种高可靠的VDMOS输入端静电泄露的制造方法，包括SOI外延片，上层硅及中间氧化层刻蚀，栅氧化及其刻蚀，淀积多晶硅及其刻蚀，第一次硼注入及其推进，砷注入及其推进，第二次硼注入及其推进，淀积金属及其刻蚀，减薄、背面金属化。本发明的所涉及的新型的VDMOS的静电释放的制造方法，以新的SOI外延片为基材，替代传统的无中间二氧化硅的普通外延片，以并联背靠背的单晶硅钳位二极管制造流程的替代并联背靠背的多晶硅钳位二极管，以不同的多晶硅掩膜版去除栅氧化层，多晶硅层及金属层，提高钳位二极管的导电性能，大大的改善静电泄露能力；明显的减小钳位二极管反向漏电，消除VDMOS功率器件静态功耗，提高了VDMOS功率器件的质量及可靠性。
-
公开(公告)号：CN104616986B
公开(公告)日：2018-01-16
申请号：CN201510009703.5
申请日：2015-01-08
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Inventor： 冯幼明
IPC: H01L21/329
Abstract: 本发明提供了一种快恢复二极管的制备方法，该方法采用SOI基材替代传统外延片，采用平面制造工艺，与传统的快恢复二极管兼容，并且该方法采用SOI基材中的二氧化硅及上层硅作为场氧和场板，由于SOI基材中的二氧化硅是利用绝对纯净的氧原子注入形成，二氧化硅纯度高，且与下层的硅晶体接触好，能很好的减小快恢复二极管表面污染，减少表面电荷的形成，从而减少表面的漏电，提高快恢复二极管的电学特性和成品率；本发明采用SOI基材替代传统的外延片，减少了快恢复二极管制造步骤，改善了场氧及多晶硅场板质量，大大降低了氧化层界面电荷，提高了工艺一致性。
-
公开(公告)号：CN105977160A
公开(公告)日：2016-09-28
申请号：CN201610392284.2
申请日：2016-06-06
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L21/336 , H01L29/78 , H01L23/60
CPC classification number: H01L29/66712 , H01L23/60 , H01L29/7802
Abstract: 本发明公开了一种高可靠的VDMOS输入端静电泄露的制造方法，包括SOI外延片，上层硅及中间氧化层刻蚀，栅氧化及其刻蚀，淀积多晶硅及其刻蚀，第一次硼注入及其推进，砷注入及其推进，第二次硼注入及其推进，淀积金属及其刻蚀，减薄、背面金属化。本发明的所涉及的新型的VDMOS的静电释放的制造方法，以新的SOI外延片为基材，替代传统的无中间二氧化硅的普通外延片，以并联背靠背的单晶硅钳位二极管制造流程的替代并联背靠背的多晶硅钳位二极管，以不同的多晶硅掩膜版去除栅氧化层，多晶硅层及金属层，提高钳位二极管的导电性能，大大的改善静电泄露能力；明显的减小钳位二极管反向漏电，消除VDMOS功率器件静态功耗，提高了VDMOS功率器件的质量及可靠性。
-
公开(公告)号：CN103745930B
公开(公告)日：2016-08-17
申请号：CN201310721725.5
申请日：2013-12-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L21/336 , H01L29/78
Abstract: 本发明公开了一种节省中低电压的VDMOSFET芯片面积的方法，能够在保证VDMOS器件的电学特性的同时，减小制造成本；首先在多晶硅上通过腐蚀形成有源区域（1a）和未腐蚀的区域（1b）；在有源区域（1a）上通过沉积形成多晶硅区域（2），多晶硅区域（2）包括多晶硅引线区域（2a）和多晶硅终端结构区域（2b）；在多晶硅引线区域（2a）下方、以及多晶硅引线区域（2a）与多晶硅终端结构区域（2b）之间的下方通过扩散形成N+源区（3）；在多晶硅区域上形成接触孔（4）；在有源区域（1a）上形成金属电极（5），所述金属电极（5）延伸覆盖所有接触孔（4），通过所述金属电极（5）与N+源区（3）连接；所述金属电极（5）与多晶硅终端结构区域（2b）部分重叠。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.042 seconds)
