一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法

    公开(公告)号:CN105977154B

    公开(公告)日:2019-04-02

    申请号:CN201610390415.3

    申请日:2016-06-06

    Abstract: 本发明涉及一种基于扩散工艺具有双缓冲层结构的快恢复二极管芯片制造方法,在制造过程中,减少反向恢复电荷和反向恢复时间、抑制反向恢复峰值电流作用。二极管阴极采用磷深扩散方式形成,扩散形成的阴极结构为N+N结构,N区实际上是一个缓冲层,起到阻挡空间电荷区的扩展、缩短基区宽度、降低正向通态压降的作用;二极管反向时,N‑N与NN+界面的电场减缓载流子反向抽取速度,使得有更多的电荷用于复合,从而使恢复特性得到软化。采用本发明制造方法,快恢复二极管芯片的阳极和阴极均采用扩散方式形成,结合铂扩散少子寿命控制技术,制造工艺流程简单,可以用来制造成本低、耐压高、恢复时间短且具有软恢复特性的快恢复二极管芯片。

    一种纳秒级抗辐照NPN型双极晶体管制造方法

    公开(公告)号:CN108039320A

    公开(公告)日:2018-05-15

    申请号:CN201711115312.7

    申请日:2017-11-13

    Abstract: 本发明公开了一种纳秒级高速开关双极晶体管制造方法,属于半导体分立器件设计和制造领域。本发明采用后扩金工艺,避免了传统扩金工艺在扩金后再进行发射区推结,抑制了传统工艺带来的金固溶度的降低和金原子的沉淀,提高了器件的开关速度和可靠性,此外,扩金在硅中引入的复合中心,可以缩短少子寿命,减小基极复合电流,从而提高了器件抗ELDRS效应的能力。基区和发射区表面的电极隔离介质层采用热氧化工艺制造,减少辐照时氧化层中感生的正电荷,提高了器件抗ELDRS效应的能力。芯片钝化膜采用SiO2+BPSG+Si3N4的多层钝化结构,可提高器件耐湿和抗环境污染的能力。

    一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法

    公开(公告)号:CN105977154A

    公开(公告)日:2016-09-28

    申请号:CN201610390415.3

    申请日:2016-06-06

    CPC classification number: H01L29/8613 H01L29/6609

    Abstract: 本发明涉及一种基于扩散工艺具有双缓冲层结构的快恢复二极管芯片制造方法,在制造过程中,减少反向恢复电荷和反向恢复时间、抑制反向恢复峰值电流作用。二极管阴极采用磷深扩散方式形成,扩散形成的阴极结构为N+N结构,N区实际上是一个缓冲层,起到阻挡空间电荷区的扩展、缩短基区宽度、降低正向通态压降的作用;二极管反向时,N‑N与NN+界面的电场减缓载流子反向抽取速度,使得有更多的电荷用于复合,从而使恢复特性得到软化。采用本发明制造方法,快恢复二极管芯片的阳极和阴极均采用扩散方式形成,结合铂扩散少子寿命控制技术,制造工艺流程简单,可以用来制造成本低、耐压高、恢复时间短且具有软恢复特性的快恢复二极管芯片。

    一种节省中低电压的VDMOSFET芯片面积的方法

    公开(公告)号:CN103745930A

    公开(公告)日:2014-04-23

    申请号:CN201310721725.5

    申请日:2013-12-24

    CPC classification number: H01L29/66712 H01L24/85 H01L29/7802

    Abstract: 本发明公开了一种节省中低电压的VDMOSFET芯片面积的方法,能够在保证VDMOS器件的电学特性的同时,减小制造成本;首先在多晶硅上通过腐蚀形成有源区域(1a)和未腐蚀的区域(1b);在有源区域(1a)上通过沉积形成多晶硅区域(2),多晶硅区域(2)包括多晶硅引线区域(2a)和多晶硅终端结构区域(2b);在多晶硅引线区域(2a)下方、以及多晶硅引线区域(2a)与多晶硅终端结构区域(2b)之间的下方通过扩散形成N+源区(3);在多晶硅区域上形成接触孔(4);在有源区域(1a)上形成金属电极(5),所述金属电极(5)延伸覆盖所有接触孔(4),通过所述金属电极(5)与N+源区(3)连接;所述金属电极(5)与多晶硅终端结构区域(2b)部分重叠。

    一种低电阻抗辐照VDMOS芯片的制造方法

    公开(公告)号:CN108493113A

    公开(公告)日:2018-09-04

    申请号:CN201810288611.9

    申请日:2018-03-30

    Abstract: 本发明提供一种低电阻抗辐照VDMOS芯片的制造方法,减小VDMOS器件的导通电阻,同时提高器件的抗辐照能力。本发明在形成VDMOS器件结构的P+区时,不需要光刻,而是采用氮化硅侧墙做掩蔽,进行浓硼的自对准注入。本发明适用于制造小特征尺寸的器件,有利于增加电流密度,减小导通电阻;同时,本发明可以有效的减小器件内部寄生三极管的基区横向电阻,有利于抑制寄生三极管开启,提高VDMOS器件的抗单粒子烧毁能力。本发明方法与传统VDMOS芯片的制造技术兼容,工艺步骤简单,可以用来制造高可靠、高效率的VDMOS芯片。

    一种双向瞬态电压抑制二极管及制造方法

    公开(公告)号:CN108269859A

    公开(公告)日:2018-07-10

    申请号:CN201711322420.1

    申请日:2017-12-12

    Abstract: 本发明公开了一种双向瞬态电压抑制二极管及制造方法,管芯由第一单向二极管管芯、焊片和第二单向二极管进行金属化处理后依次叠加,加热一段时间后降温获得,所述第一单向二极管和第二单向二极管结构相同。本发明的管芯与管芯之间焊接温度较高,为后续管芯密封、引线焊接等工艺提供了很宽泛的工艺操作窗口,降低了考核和使用时环境温度等对管芯焊接结构的影响。管芯之间起连接作用的是共晶体,在固相下没有复杂的相变,稳定性强,提高器件可靠性。本发明工艺简单,制造成本低,可以用来制造漏电流低、钳位电压易控制、体积小、热阻小、可靠性高的双向瞬变电压抑制二极管。结构适应于玻璃封装、塑封、金属封装等多种封装形式。

    一种改善槽栅VDMOS器件寄生体二极管反向恢复特性的方法

    公开(公告)号:CN112447525B

    公开(公告)日:2024-11-29

    申请号:CN202011379084.6

    申请日:2020-11-30

    Abstract: 本发明公开了一种改善槽栅VDMOS器件寄生体二极管反向恢复特性的方法,该方法通过在P阱区与N‑外延之间设置一个轻掺杂的P buffer缓冲层,通过设置缓冲层可有效降低寄生体二极管正向导通时阳极注入效率,减小寄生体二极管反向恢复电荷。在漏极侧对应源极P+位置下设置高掺杂的p+型控制区,器件漏极区由N型和P+型区镶嵌组成,P+型区为理想欧姆接触,反向恢复过程中为空穴提供了通道,有效改善器件寄生体二极管开关特性。本发明制造方法可有效降低槽栅VDMOS器件寄生体二极管反向恢复电荷,改善器件寄生体二极管反向恢复特性。相比电子辐照本发明可靠性更高,可与现有槽栅VDMOS工艺相兼容。

    一种面向立体集成阵列封装的硅整流二极管芯片

    公开(公告)号:CN112002765A

    公开(公告)日:2020-11-27

    申请号:CN202010880815.9

    申请日:2020-08-27

    Abstract: 一种面向立体集成阵列封装的硅整流二极管芯片,芯片为台面结构,芯片钝化为PSG和SiO2复合结构,正、反面金属电极为同一材质。本发明的硅整流二极管芯片体积小、重量轻;采用PSG和SiO2复合钝化结构,芯片反向耐压高、反向漏电小,尤其是反向阻断高温特性好;正反面金属材料采用同一材质,使得芯片与外壳、芯片与芯片之间立体焊接一次完成,有利于提高芯片立体集成封装的效率和可靠性。采用本发明的硅整流二极管芯片,通过双芯片叠层立体焊接,可在7mm×10mm×2.5mm空间内集成16个芯片,实现的600V 8路立体集成整流阵列器件,能够通过150℃、1000h高温反偏和-65℃~175℃、500次温度循环的可靠性考核。

Patent Agency Ranking