-
公开(公告)号:CN116029243A
公开(公告)日:2023-04-28
申请号:CN202111241279.9
申请日:2021-10-25
Applicant: 中国科学院微电子研究所 , 中国长峰机电技术研究设计院
IPC: G06F30/367 , G06F30/25
Abstract: 本发明公开了一种场效应晶体管的单粒子仿真方法,仿真装置及电子设备,其中仿真方法包括:采用选定单粒子对场效应晶体管进行单粒子入射的线性能量传输仿真,获得所述选定单粒子在所述场效应晶体管中的能量沉积数据;根据所述能量沉积数据,进行所述场效应晶体管的单粒子效应仿真,获得所述场效应晶体管的电流分布数据;根据所述电流分布数据,确定所述场效应晶体管的单粒子烧毁行为。上述仿真方法与传统的根据温度进行单粒子烧毁的仿真方案相比,其对单粒子烧毁特性的仿真收敛性更好,从而提高单粒子烧毁的仿真效率,减少仿真计算的资源占用。
-
公开(公告)号:CN118446150A
公开(公告)日:2024-08-06
申请号:CN202310055099.4
申请日:2023-02-03
Applicant: 中国科学院微电子研究所
IPC: G06F30/367 , H01L21/66
Abstract: 本发明公开了一种Pseudo‑MOS开启电压的确定方法,采用瞬态测试方法从非平衡体电势数据提取Pseudo‑MOS结构的第一阈值电压与第一平带电压,相较于现有传统的采用Y函数方法从漏极电流和栅极电压准静态关系曲线提取Pseudo‑MOS结构的第二阈值电压、第二平带电压的方法,大幅提高了测试速度,适用于大批量、快速、无损的辐照前后样品的测试。采用本发明方法得到Pseudo‑MOS仿真模型的阈值电压、平带电压与采用Y函数方法处理准静态漏极电流和栅极电压关系曲线数据提取的阈值电压、平带电压结果拟合良好,提供了基于非平衡体电势拐点提取阈值电压与平带电压的可行性。
-
公开(公告)号:CN118136651A
公开(公告)日:2024-06-04
申请号:CN202410095218.3
申请日:2024-01-23
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L27/088 , H01L21/8234
Abstract: 本公开提供了一种混合集成的绝缘体上硅器件及其制备方法,该器件包括:集成在同一硅衬底上的射频绝缘体上硅器件、双埋氧绝缘体上硅器件、全耗尽绝缘体上硅器件以及部分耗尽绝缘体上硅器件;射频绝缘体上硅器件的陷阱富裕层和硅衬底之间具有第一埋氧层。本公开将具有优秀的高频性能、高截止频率的射频SOI器件与具有优秀调控性的DSOI器件、具有低功耗的FDSOI器件、具有优秀抗高压性能的PDSOI器件进行结合,使集成后的混合器件将多种不同器件的优势进行结合,便于实现特定的应用需求;另外通过在射频器件中对第一埋氧层位置的限定,为射频器件提供更好的电气隔离,减少串扰,从而提高射频器件的性能。
-
公开(公告)号:CN115602602A
公开(公告)日:2023-01-13
申请号:CN202110779115.5
申请日:2021-07-09
Applicant: 中国科学院微电子研究所(CN)
IPC: H01L21/762 , H01L21/28 , H01L23/544 , H01L27/12
Abstract: 本发明公开了一种用于伪MOS表征的DSOI晶圆制备方法,所述方法包括:提供多个原始晶圆,分别采用所述原始晶圆制备出对应的底层晶圆和顶层晶圆,采用所述底层晶圆和所述顶层晶圆制备出具备伪MOS表征结构的双埋氧绝缘体上硅DSOI晶圆,对所述具备伪MOS表征结构的DSOI晶圆进行阶梯结构的逐层刻蚀及金属电极刻蚀,从而获得具备多金属电极的用于伪MOS表征的DSOI晶圆。采用本申请,解决了现有技术中基于SOI工艺用于伪MOS表征结构支持表征的界面间特性较少的问题,实现了多界面间的界面特性参数表征。
-
公开(公告)号:CN115602601A
公开(公告)日:2023-01-13
申请号:CN202110779092.8
申请日:2021-07-09
Applicant: 中国科学院微电子研究所(CN)
IPC: H01L21/762 , H01L27/02 , H01L27/12
Abstract: 本发明公开了一种双埋氧绝缘体上硅DSOI晶圆制备方法,包括:提供多个原始晶圆;采用所述原始晶圆制备获得底层晶圆;对所述底层晶圆进行指定区域P掺杂及金属淀积处理,得到具备PNP结构的中间晶圆;对所述原始晶圆进行热氧化及注氢处理,得到顶层晶圆;采用所述顶层晶圆和所述具备PNP结构的中间晶圆,制备获得具备浮体PNP结构的双埋氧绝缘体上硅DSOI晶圆。采用本申请,能解决现有技术中传统ESD保护需占据片上面积、浪费片上资源的问题。
-
公开(公告)号:CN114823715A
公开(公告)日:2022-07-29
申请号:CN202110129641.7
申请日:2021-01-29
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及三维集成电路技术领域,具体涉及一种单片三维集成器件和单片三维集成电路。该单片三维集成器件中,配置层中设有一个或多个电子元件;第一埋氧层远离配置层的一侧还设置有金属‑氧化物半导体场效应MOSFET器件和配置层电极组;配置层电极组包括一个或多个电极;第一埋氧层中设有与一个或多个电极一一对应的导电通路;电极通过第一埋氧层中与其对应的导电通路连接配置层中与电极对应的电子元件的一端。本发明提供的单片三维集成器件采用单片堆叠方式,继承了SOI技术,提高了电路的集成度,同时单片三维集成器件设有两层埋氧层实现双层隔离,能够有效抑制衬底层对MOSFET器件的影响,从而提高了三维集成电路的可靠性。
-
公开(公告)号:CN112992224A
公开(公告)日:2021-06-18
申请号:CN202110209386.7
申请日:2021-02-24
Applicant: 中国科学院微电子研究所
IPC: G11C11/418 , G11C11/419
Abstract: 本发明公开一种SRAM存储单元、存储器及SRAM存储单元的读写方法,涉及电路设计技术领域,用于提高SRAM存储单元的数据安全性。所述SRAM存储单元包括:信号生成电路、锁存电路及两个读写电路。信号生成电路分别与锁存电路和两个读写电路电连接;锁存电路具有两个存储节点。两个读写电路用于在字线信号的控制下,在写入操作时向不同的两个存储节点写入数据。信号生成电路用于根据字线信号,控制锁存电路翻转两个存储节点的电位。两个读写电路用于根据字线信号控制读取信号读取相应存储节点存储的数据。所述SRAM存储器包括上述SRAM存储单元。所述SRAM存储单元的读写方法应用上述SRAM存储单元。
-
公开(公告)号:CN119761281A
公开(公告)日:2025-04-04
申请号:CN202411836435.X
申请日:2024-12-12
Applicant: 中国科学院微电子研究所
IPC: G06F30/36
Abstract: 本发明公开一种SBFET的仿真方法、装置及设备,涉及肖特基势垒二极管技术领域,以解决现有技术中SBFET栅极电压与漏极电流的仿真转移特性曲线中电流小的问题。方法包括:获取SBFET栅极电压与漏极电流的实测转移特性曲线;对TCAD仿真模型进行预处理,得到目标TCAD仿真模型;基于目标TCAD仿真模型以及实测转移特性曲线,调整利用目标TCAD仿真模型进行转移特性仿真时目标载流子的质量参数,得到目标载流子的目标质量参数;基于目标载流子的目标质量参数,利用目标TCAD仿真模型对SBFET的栅极电压与漏极电流进行转移特性曲线仿真,得到仿真转移特性曲线;提升了SBFET栅极电压与漏极电流的仿真转移特性曲线中的电流。
-
公开(公告)号:CN119486291A
公开(公告)日:2025-02-18
申请号:CN202411472616.9
申请日:2024-10-21
Applicant: 中国科学院微电子研究所
IPC: H10F30/298 , H10F77/14 , G01T1/02
Abstract: 本发明公开一种双埋氧绝缘体上硅总剂量辐照探测器,涉及电力电子技术领域,用于解决现有技术中辐照探测器的探测线性范围受到限制,且剂量计器件与电路的集成度较低的问题。包括:硅衬底;形成于硅衬底上的第二埋氧层;形成于第二埋氧层上的配置层;以及形成于配置层上的第一埋氧层;配置层由电极引出,且配置层的引出电极在正面;第一埋氧层作为剂量计器件的栅氧化层,配置层作为剂量计器件的栅极。本发明能够将剂量计器件集成到电路中。且剂量计器件使用的厚栅氧不再需要改变器件工艺制造,很好地与电路工艺兼容;使用偏置循环控制测量技术将剂量计器件的阈值电压偏移保持在线性变化区,不让阈值电压变化饱和,能够大幅拓宽探测的剂量范围。
-
公开(公告)号:CN118763065A
公开(公告)日:2024-10-11
申请号:CN202410870874.6
申请日:2024-06-28
Applicant: 中国科学院微电子研究所
IPC: H01L23/492 , H01L21/50
Abstract: 本发明公开了一种异质键合结构的制作方法,涉及半导体技术领域,以解决最终获得的异质键合结构界面处晶格失配严重,影响界面键合质量的问题。所述异质键合结构的制作方法包括:提供第一基底和第二基底;在第一基底上形成第一过渡层,以获得第一结构;第一过渡层和第一基底之间的晶格失配度小于或等于5%;在第二基底上形成第二过渡层,以获得第二结构;第二过渡层和第二基底之间的晶格失配度小于或等于5%;第一过渡层和第二过渡层之间的晶格失配度小于或等于5%;将第一结构所包括的第一过渡层和第二结构所包括的第二过渡层键合,以获得异质键合结构。
-
-
-
-
-
-
-
-
-