-
公开(公告)号：CN118265441A
公开(公告)日：2024-06-28
申请号：CN202211684019.3
申请日：2022-12-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种纳米约瑟夫森结及其超导器件与制作方法，包括以下步骤：提供一基底；依次形成下电极层、势垒层及上电极层于基底上，势垒层覆盖下电极层，上电极层覆盖势垒层；形成光刻胶层于上电极层的表面并图形化光刻胶层；基于图形化后的光刻胶层刻蚀上电极层；缩小图形化后的光刻胶层；以缩小后的光刻胶层为掩膜刻蚀上电极层以得到上电极；图形化刻蚀势垒层并去除光刻胶层；图形化刻蚀下电极层以得到下电极。本发明的制作方法能够克服光刻机的光刻极限，得到纳米级别的约瑟夫森结，并且在现有技术基础上不需要对掩膜版的设计作出变动，能够有效提升超导电路的集成度和工作频率和稳定性。
-
公开(公告)号：CN117040500A
公开(公告)日：2023-11-10
申请号：CN202311016131.4
申请日：2023-08-11
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种超导周期比较器、模数转换器及控制方法，包括：时钟模块、超导量子干涉模块及输出模块；时钟模块对传输单磁通量子时钟信号单向传输；所述超导量子干涉模块基于所述模拟信号以及所述单磁通量子时钟信号产生基准信号，并在所述单磁通量子时钟信号的各周期得到所述模拟信号与所述基准信号的比较结果；所述超导量子干涉模块还加载了调制信号，用以引入偏置磁通使得超导周期比较器的回滞系数减少。本发明设置磁通调制的功能，可使基准信号周期更均匀，还可打破超导周期比较器中回滞限制，进而使得比较器精度得到提升。
-
公开(公告)号：CN116568123A
公开(公告)日：2023-08-08
申请号：CN202310602718.7
申请日：2023-05-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种超导集成电路及其制备方法，在绝缘层生长时引入两步生长法，或进一步的在电感外侧形成支撑件以提供绝缘层生长的合适间距，从而填补图形之间的间隙，形成良好的台阶覆盖性，克服因台阶阴影效应导致的台阶缝隙金属沉积现象，不但能够有效提升超导集成电路的性能稳定性及可靠性，而且不需要沉积较厚的绝缘层，可缩短绝缘层制备的时间，降低制造成本。
-
公开(公告)号：CN110032792B
公开(公告)日：2022-11-11
申请号：CN201910278235.X
申请日：2019-04-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/398
Abstract: 本发明提供一种超导数字电路设计方法，包括：基于超导数字电路的设计需求进行系统架构设计和功能设计后生成电路设计网表；对所述电路设计网表中任一数据通路上的所有单元电路的所有端口均进行磁通存储能力检测，并在端口具有磁通存储能力时，于该端口处增设一缓冲单元，以此实现对所述电路设计网表的时序优化，从而得到终端电路设计网表；对所述终端电路设计网表进行逻辑功能验证及时序验证后生成超导数字电路版图，并对所述超导数字电路版图进行物理验证以完成超导数字电路设计。通过本发明解决了现有采用单元库设计方法进行超导数字电路设计时，因同一超导数字单元电路后接不同负载而引起的超导数字电路时序分析准确性较低的问题。
-
公开(公告)号：CN111933787B
公开(公告)日：2022-09-06
申请号：CN202010844753.6
申请日：2020-08-20
Applicant: 中国科学院上海微系统与信息技术研究所
Inventor： 应利良
Abstract: 本发明提供一种超导连接通道及其制备方法，包括：1)制备一表层包括第一铌材料层的中间结构，于所述中间结构上覆盖第一绝缘材料层；2)图形化所述第一绝缘材料层，以形成通道开口并露出所述第一铌材料层的上表面，保留所述第一绝缘材料层上的光刻胶；3)将步骤2)形成的结构暴露于氮等离子化体中，对各通道开口处第一铌材料层的表面进行氮等离子化体注入，形成氮化铌薄膜；4)去除所述光刻胶后沉积第二铌材料层，并图形化所述第二铌材料层；其中，步骤2)及步骤3)在同一腔室中不破真空下进行。本发明的超导连接通道及其制备方法有效克服了以往的连接通道的约瑟夫森效应，提高了超导电路器件的性能及其稳定性。
-
Patent Agency Ranking
公开(公告)号：CN114497344A
公开(公告)日：2022-05-13
申请号：CN202011156414.5
申请日：2020-10-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种深亚微米约瑟夫森隧道结及其制备方法，该结构包括：衬底；约瑟夫森隧道结，沿横向方向延伸形成于衬底的上表面，约瑟夫森隧道结自左向右包括第一电极、势垒层及第二电极；第一电极引出结构，与第一电极一体成形；第二电极引出结构，与第二电极一体成形。通过在衬底上沿横向方向(即沿水平方向)制备约瑟夫森隧道结的三层膜，从而形成沿横向延伸的约瑟夫森隧道结，结的尺寸大小不会受限于光刻极限的限制，薄膜厚度可作为结的一条边长，这将大幅缩减结面积；另外，由于三层膜结构分别制备，且其电极引出结构与对应的电极一体成型，减少了传统工艺中所需的绝缘层和配线层，简化了工艺流程，缩短了工艺周期，使工艺可控性提高。
-
公开(公告)号：CN113030709A
公开(公告)日：2021-06-25
申请号：CN202110367795.X
申请日：2021-04-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R31/28
Abstract: 本发明提供一种超导高频测试系统和方法，先接收触发脉冲信号，输出周期性的高频时钟信号；对高频时钟信号的连断性进行控制，输出高频控制时钟信号；接收初始信号为线性反馈移位寄存器设置非零初始状态，基于高频控制时钟信号同时输出多路预设周期长度的周期性的伪随机序列；待测电路接收多路伪随机序列，输出多路测试信号；接收所述多路测试信号，基于低频时钟信号输出多路转换信号；将多路转换信号与预期的输出结果进行对比，确定待测电路是否正常工作。本发明电路结构相对比较简单；输入信号是基于线性反馈移位寄存器生成的伪随机序列，可以实现持续性的高频测试，更符合待测电路的实际工作情况。
-
公开(公告)号：CN110148664B
公开(公告)日：2021-01-19
申请号：CN201910394198.9
申请日：2019-05-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种约瑟夫森结的制备方法，包括：于基底上外延生长第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；刻蚀三层薄膜结构定义出底电极，刻蚀第一绝缘材料层及第二超导材料层定义出结区；于器件表面沉积第二绝缘材料层，第二绝缘材料层的厚度大于三层薄膜结构的厚度，去除结区上表面凸起的第二绝缘材料层；平坦化第二绝缘材料层，使其上表面与结区的上表面平齐；于第二绝缘材料层表面生长金属薄膜，并刻蚀形成旁路电阻；于器件表面生长第三超导材料层，并刻蚀形成电极引出结构。本发明通过缩小结区和其它位置减薄速率的差别，提升器件表面的平坦度；通过化学机械抛光避免弱连接；大大提高器件质量。
-
公开(公告)号：CN111953308A
公开(公告)日：2020-11-17
申请号：CN202010849447.1
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03F7/00
Abstract: 本发明提供一种磁通驱动约瑟夫森参量放大器及其制备方法，所述制备方法包括：于衬底表面形成Nb/Al-AlOx/Nb叠层结构；刻蚀Nb/Al-AlOx/Nb叠层结构以形成共面波导谐振腔结构、泵浦线结构、地线结构、信号输入配线结构及泵浦输入配线结构，共面波导谐振腔结构中形成有Nb/Al-AlOx/Nb约瑟夫森结；于上述结构表面形成绝缘层，刻蚀绝缘层以形成约瑟夫森结过孔、接地过孔、输入信号引脚过孔及泵浦输入引脚过孔；于上述结构表面形成超导薄膜层，刻蚀超导薄膜层以将约瑟夫森结过孔和接地过孔电连接，同时于接地过孔中形成接地引脚、于输入信号引脚过孔中形成输入信号引脚、于泵浦输入引脚过孔中形成泵浦输入引脚。
-
公开(公告)号：CN109273585A
公开(公告)日：2019-01-25
申请号：CN201810985974.8
申请日：2018-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L39/24
CPC classification number: H01L39/2493
Abstract: 本发明提供一种薄膜沉积方法及约瑟夫森结制备方法。薄膜沉积方法包括步骤：1）提供一衬底；2）在第一沉积条件下于衬底表面沉积具有第一应力的第一超导薄膜层；3）在第二沉积条件下于第一超导薄膜层表面沉积具有第二应力的第二超导薄膜层，第一超导薄膜层和第二超导薄膜层的厚度和材质相同，第一应力与第二应力方向相反。本发明通过分步沉积方法沉积薄膜，使得最终制备的薄膜同时在应力和粗糙度上都满足要求，提高超导电路器件的性能及其稳定性。采用本发明的约瑟夫森结制备方法制备出的约瑟夫森结，能有效避免漏电流产生，提高约瑟夫森结的性能。
-
-
-
-
-
-
-
-
-
Search Results
71
records
(took 0.058 seconds)
