拐弯区加厚型SNSPD器件的制备方法

    公开(公告)号:CN114899302B

    公开(公告)日:2024-09-17

    申请号:CN202210457555.3

    申请日:2022-04-27

    Abstract: 本发明提供一种拐弯区加厚型SNSPD器件的制备方法,基于电子束灰度曝光,形成具有高度差的电子束抗蚀掩膜,以作为超导薄膜的图形掩模,然后通过具有明显刻蚀选择比的刻蚀工艺进行图形转移,形成包括直线区和拐弯区的超导纳米线,且拐弯区对应的超导纳米线的厚度大于直线区对应的超导纳米线的厚度,从而制备拐弯区加厚型SNSPD器件,较大程度地抑制电流拥挤效应,且具有较高的临界电流和低暗计数率等优势,显著提高SNSPD器件的性能。本发明仅通过一步电子束曝光和一步图形转移,即可实现拐角区加厚的超导纳米线的制备,简化了制备工艺流程,且可提升拐弯区加厚型SNSPD器件的性能及制备良率。

    约瑟夫森结制备方法及超导电子器件制备方法

    公开(公告)号:CN118510375A

    公开(公告)日:2024-08-16

    申请号:CN202310117475.8

    申请日:2023-02-15

    Abstract: 本发明提供一种约瑟夫森结制备方法及超导电子器件制备方法,先形成呈条状的上电极超导线条,然后将上电极超导线条刻蚀形成块状的上超导电极,相对直接形成块状的超导电极能够更加精确的控制约瑟夫森结的尺寸,提高制备得到的超导电子器件的工作性能及稳定性;同时,由于上电极超导线条的材料与第一绝缘层的材料相比,刻蚀选择比更高,刻蚀形成上超导电极时,不会对第一绝缘层产生影响,而且,控制刻蚀形成上超导电极的刻蚀方向及刻蚀时间,通过过刻可以使形成的上超导电极的下表面表面积做到更小,也即使得形成的约瑟夫森结尺寸做到更小,提高制备得到的超导电子器件的工作性能。

    一种分步刻蚀的约瑟夫森结制备方法

    公开(公告)号:CN117881269A

    公开(公告)日:2024-04-12

    申请号:CN202211209042.7

    申请日:2022-09-30

    Abstract: 本发明提供一种分步刻蚀的约瑟夫森结制备方法,至少包括:1)提供衬底,于衬底表面依次沉积第一超导材料层、势垒层、第二超导材料层;2)利用光刻和显影工艺,在第二超导材料层表面形成第一光刻胶图形,将第一光刻胶图形作为掩模,刻蚀部分第二超导材料层,以形成上电极和覆盖势垒层的超导薄层,去除第一光刻胶图形;3)利用光刻和显影工艺,在上电极和超导薄层表面形成第二光刻胶图形,将第二光刻胶图形作为掩模,依次刻蚀超导薄层和势垒层,去除第二光刻胶图形;4)刻蚀第一超导材料层,以形成下电极。本发明在刻蚀势垒层之前,在其表面保留了很薄的一层超导材料层,可以隔绝光刻显影时势垒层与显影液的反应,避免生成黑色反应物。

    一种电子束曝光剂量校正方法

    公开(公告)号:CN117492335B

    公开(公告)日:2024-04-12

    申请号:CN202410001412.0

    申请日:2024-01-02

    Inventor: 刘晓宇 彭炜

    Abstract: 本发明提供一种电子束曝光剂量校正方法,根据版图图形中不同占空比的图形区域进行图形分区,各个区域分别采用邻近效应校正计算得到第一剂量校正系数,并根据各个区域的占空比得到第二剂量校正系数,在第一剂量校正系数的基础上叠加第二剂量校正系数,可实现全局图形的高线宽精度及其均匀性;并且,采用多重曝光的方式提升图形曝光的场拼接精度,解决绝缘衬底上大面积电子束曝光时面临图形位置漂移、线宽精度和均匀性控制难、拼接误差大等问题,从而拓展电子束曝光技术在超导量子器件、超导单光子探测器、光量子芯片、长波导器件、高频表面波器件等微纳器件加工中的应用。

    一种绝缘衬底上高精度电子束套刻标记及制备方法

    公开(公告)号:CN117270339A

    公开(公告)日:2023-12-22

    申请号:CN202311550305.5

    申请日:2023-11-21

    Inventor: 刘晓宇 彭炜

    Abstract: 本发明提供一种绝缘衬底上高精度电子束套刻标记及制备方法,该制备方法包括:提供绝缘衬底,绝缘衬底上设置有抗蚀剂层和导电胶层;采用电子束曝光法图形化抗蚀剂层和导电层形成第一开口;于第一开口中形成标记金属层,并去除导电胶层和抗蚀剂层;于绝缘衬底上形成光刻胶层,采用光学曝光法图形化光刻胶层以形成第二开口,第二开口显露标记金属层;于第二开口中形成覆盖金属层,覆盖金属层覆盖标记金属层。本发明中覆盖金属层遮蔽了标记金属层图形区域下的绝缘衬底,避免电子束套刻时标记识别和定位过程中的电荷累积效应,同时标记扫描时两种金属具有明显的电子衬底,充分保证了标记图形可以进行精确的识别和定位,从而实现高精度电子束套刻工艺。

    一种约瑟夫森结及超导量子干涉器件的制备方法

    公开(公告)号:CN111244259B

    公开(公告)日:2023-07-25

    申请号:CN202010066840.3

    申请日:2020-01-20

    Abstract: 本申请提供一种约瑟夫森结及超导量子干涉器件的制备方法,该约瑟夫森结的制备方法包括以下步骤:获取衬底;在衬底上依次制备第一超导薄膜层、绝缘层和第二超导薄膜层;采用曝光显影结合刻蚀技术对第二超导薄膜层的第一区域进行刻蚀处理,形成第一约瑟夫森结区;采用曝光显影结合刻蚀技术对第二超导薄膜层的第二区域进行刻蚀处理,于第一区域和第二区域的重叠部分形成第二约瑟夫森结区;第二约瑟夫森结区的尺寸能够通过调整衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1‑1微米。本申请实施例提供的约瑟夫森结的制备方法对第二超导薄膜层采用两次曝光显影结合刻蚀技术定义约瑟夫森结区,能够实现亚微米约瑟夫森结的制备。

    一种无并联电阻低温超导约瑟夫森结电流测量系统及方法

    公开(公告)号:CN115951108A

    公开(公告)日:2023-04-11

    申请号:CN202211516548.2

    申请日:2022-11-30

    Abstract: 本发明涉及一种无并联电阻低温超导约瑟夫森结电流测量系统和方法,其中,系统包括测试杆,所述测试杆一端设置有电压端和电流端,另一端通过线缆与切换器相连;所述电压端和所述电流端均与样品相连;所述切换器通过同轴电缆与滤波器的输入端相连,所述滤波器的输出端分别与电流表和电压表相连,所述电流表和电压表通过数据线与计算机相连。本发明可以解决现有无并联电阻低温超导JJ电流Ic精度不够,不确定度过大的问题。

    一种超导集成电路器件的制备方法

    公开(公告)号:CN115915908A

    公开(公告)日:2023-04-04

    申请号:CN202211405962.6

    申请日:2022-11-10

    Abstract: 本发明提供一种超导集成电路器件的制备方法,在形成第三绝缘材料层时,先在第三超导材料层表面沉积一定厚度的绝缘材料形成第三绝缘材料层,由于第三绝缘材料层的厚度较大,因此其易在凸角处形成鼓包;接着,采用离子束刻蚀的方法去除具有第一厚度的第三绝缘材料层,从而消除鼓包;最后,在上述结构表面重新沉积具有第一厚度的绝缘材料,最终获得具有平整表面的第三绝缘材料层。本发明提供的超导集成电路器件的制备方法解决了在形成厚度较大的绝缘材料层时易产生的鼓包的问题,从而有效改善了超导集成器件电感层的刻蚀残留问题,避免了层内金属连接时容易产生的短路问题;且本发明提供的超导集成电路器件的制备方法操作简单,大大提高了生产效率。

    一种约瑟夫森结及超导量子干涉器件的制备方法

    公开(公告)号:CN111244259A

    公开(公告)日:2020-06-05

    申请号:CN202010066840.3

    申请日:2020-01-20

    Abstract: 本申请提供一种约瑟夫森结及超导量子干涉器件的制备方法,该约瑟夫森结的制备方法包括以下步骤:获取衬底;在衬底上依次制备第一超导薄膜层、绝缘层和第二超导薄膜层;采用曝光显影结合刻蚀技术对第二超导薄膜层的第一区域进行刻蚀处理,形成第一约瑟夫森结区;采用曝光显影结合刻蚀技术对第二超导薄膜层的第二区域进行刻蚀处理,于第一区域和第二区域的重叠部分形成第二约瑟夫森结区;第二约瑟夫森结区的尺寸能够通过调整衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1-1微米。本申请实施例提供的约瑟夫森结的制备方法对第二超导薄膜层采用两次曝光显影结合刻蚀技术定义约瑟夫森结区,能够实现亚微米约瑟夫森结的制备。

    一种电子束曝光剂量校正方法
    10.
    发明公开

    公开(公告)号:CN117492335A

    公开(公告)日:2024-02-02

    申请号:CN202410001412.0

    申请日:2024-01-02

    Inventor: 刘晓宇 彭炜

    Abstract: 本发明提供一种电子束曝光剂量校正方法,根据版图图形中不同占空比的图形区域进行图形分区,各个区域分别采用邻近效应校正计算得到第一剂量校正系数,并根据各个区域的占空比得到第二剂量校正系数,在第一剂量校正系数的基础上叠加第二剂量校正系数,可实现全局图形的高线宽精度及其均匀性;并且,采用多重曝光的方式提升图形曝光的场拼接精度,解决绝缘衬底上大面积电子束曝光时面临图形位置漂移、线宽精度和均匀性控制难、拼接误差大等问题,从而拓展电子束曝光技术在超导量子器件、超导单光子探测器、光量子芯片、长波导器件、高频表面波器件等微纳器件加工中的应用。

Patent Agency Ranking