-
公开(公告)号：CN113913876B
公开(公告)日：2023-02-28
申请号：CN202111050628.9
申请日：2021-09-08
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明提供了一种金属内部高精度加工成型方法，所述金属内部高精度加工成型方法首先加工出与需要成型的零件的内孔结构相同的芯体，然后对芯体进行电镀，使得芯体外包裹一定厚度的电镀层，再然后通过加工电镀层，加工出需要成型的零件的外部结构，最后通过腐蚀液将芯体腐蚀，但是电镀层不与腐蚀液反应，加工出需要成型的零件的内孔。本发明提供的金属内部高精度加工成型方法只需要电镀设备及加工机床等常规加工设备便能实现不规则内孔类零件的加工成型，无需购买昂贵的3D打印设备。
-
公开(公告)号：CN111394776A
公开(公告)日：2020-07-10
申请号：CN202010265703.2
申请日：2020-04-07
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明提供了一种晶圆双面电镀自锁紧挂具，属于半导体电镀领域，包括承载片、用于将晶圆压紧固定在承载片上的压紧片、以及设置在承载片与压紧片之间的锁紧机构，承载片上设置有用于容纳晶圆的圆形凹槽，圆形凹槽的底部还设置有用于将晶圆与外部电路连通的导电环，压紧片上设置有与圆形凹槽适配的压紧凸起，圆形凹槽的底部设置有贯穿承载片的第一让位孔，压紧片上设置有贯穿压紧片与压紧凸起的第二让位孔。本发明提供的晶圆双面电镀自锁紧挂具，通过设置第一让位孔与第二让位孔使晶圆的两侧面均可以接触到电镀液，使晶圆在电镀过程中可以实现双面同时电镀，提高了晶圆电镀的工作效率。
-
公开(公告)号：CN111394776B
公开(公告)日：2025-03-14
申请号：CN202010265703.2
申请日：2020-04-07
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明提供了一种晶圆双面电镀自锁紧挂具，属于半导体电镀领域，包括承载片、用于将晶圆压紧固定在承载片上的压紧片、以及设置在承载片与压紧片之间的锁紧机构，承载片上设置有用于容纳晶圆的圆形凹槽，圆形凹槽的底部还设置有用于将晶圆与外部电路连通的导电环，压紧片上设置有与圆形凹槽适配的压紧凸起，圆形凹槽的底部设置有贯穿承载片的第一让位孔，压紧片上设置有贯穿压紧片与压紧凸起的第二让位孔。本发明提供的晶圆双面电镀自锁紧挂具，通过设置第一让位孔与第二让位孔使晶圆的两侧面均可以接触到电镀液，使晶圆在电镀过程中可以实现双面同时电镀，提高了晶圆电镀的工作效率。
-
公开(公告)号：CN113913876A
公开(公告)日：2022-01-11
申请号：CN202111050628.9
申请日：2021-09-08
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明提供了一种金属内部高精度加工成型方法，所述金属内部高精度加工成型方法首先加工出与需要成型的零件的内孔结构相同的芯体，然后对芯体进行电镀，使得芯体外包裹一定厚度的电镀层，再然后通过加工电镀层，加工出需要成型的零件的外部结构，最后通过腐蚀液将芯体腐蚀，但是电镀层不与腐蚀液反应，加工出需要成型的零件的内孔。本发明提供的金属内部高精度加工成型方法只需要电镀设备及加工机床等常规加工设备便能实现不规则内孔类零件的加工成型，无需购买昂贵的3D打印设备。
-
公开(公告)号：CN112687617A
公开(公告)日：2021-04-20
申请号：CN202011551776.4
申请日：2020-12-24
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/768
Abstract: 本发明适用于半导体技术领域，提供了一种绝缘子针的制备方法及绝缘子针，该方法包括：分别在上基板和下基板上制备阵列方式排列的多个过孔，并在上基板和下基板的表面以及过孔内溅射种子层；通过逐层电镀的方式，在溅射种子层的上基板和下基板的过孔内、上下表面电镀预设高度的金属；刻蚀掉电镀后的上基板和下基板上未电镀区域的种子层；在刻蚀后的上基板和下基板的金属表面制备保护层；将制备保护层的上基板的第一围墙和制备保护层的下基板的第三围墙对应键合，形成空气同轴绝缘子针。本发明绝缘子针的针间距一体化设计，可以提高金属管壳高密度互联的需求，且在绝缘子针表面形成安装面，使射频端就近接地隔离，损耗小且高频特性好。
-
Patent Agency Ranking
公开(公告)号：CN111029310A
公开(公告)日：2020-04-17
申请号：CN201911155010.1
申请日：2019-11-22
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L23/31 , H01L21/56 , H01L21/768 , H01L23/367 , H01L23/48 , H01L25/18
Abstract: 本发明公开了一种气密封装器件及气密封装方法，气密封装器件包括：封装外壳，采用陶瓷基板作为封装底板，陶瓷基板设有贯穿陶瓷基板的上表面和下表面的第一通孔，陶瓷基板的第一通孔内部填充金属，第一通孔内的金属记为第一金属柱；至少两个第一芯片，安装在所述封装外壳的内部、且设置在所述陶瓷基板上，第一芯片的焊盘通过键合线与陶瓷基板上的第一金属柱连接；隔离墙，设置在封装外壳内将封装外壳分成不同的气密腔，需要隔离的第一芯片设置在不同的气密腔中。本发明通过在封装外壳内设置隔离墙，隔离墙将需要隔离的芯片隔离，是芯片之间互不干扰，提高了气密封装器件的隔离度，进而提升了气密封装器件的性能。
-
公开(公告)号：CN118719695A
公开(公告)日：2024-10-01
申请号：CN202411024146.X
申请日：2024-07-29
Applicant: 中国电子科技集团公司第十三研究所
Inventor： 张泽丰 , 徐达 , 袁彪 , 魏少伟 , 刘凡 , 乔家辉 , 许景通 , 戈江娜 , 徐楷轩 , 马紫成 , 李素娜 , 王凯 , 石亚娜 , 张学仁 , 王二超 , 霍现荣 , 左国森
Abstract: 本发明提供了一种汽相清洗装置及汽相清洗方法，属于微电子技术领域，包括清洗槽以及鼓泡装置，鼓泡装置设置于清洗槽内；鼓泡装置包括鼓泡管、连接于鼓泡管的输入管以及支撑于鼓泡管的支脚；鼓泡管上设置有向下开口的气孔；输入管伸出清洗槽，鼓泡管通过支脚支撑在清洗槽的槽底上。所述汽相清洗方法包括：将需要清洗的三维叠层结构放入烷烃溶剂中浸泡，进行预处理，有利于鼓泡清洗将助焊剂去除；将经浸泡的三维叠层结构取出，放入提篮传送到清洗槽，经输入管输入氮气开启鼓泡，进行鼓泡清洗。本发明能够将三维叠层结构中的助焊剂清洗干净。
-
公开(公告)号：CN111029312A
公开(公告)日：2020-04-17
申请号：CN201911155125.0
申请日：2019-11-22
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L23/31 , H01L21/56 , H01L21/768 , H01L23/367 , H01L23/48 , H01L25/18
Abstract: 本发明公开了一种气密封装器件及气密封装方法，气密封装器件包括：下封装结构包括第一陶瓷基板，第一陶瓷基板设有第一通孔，第一通孔内的金属记为第一金属柱；第一芯片，设置在第一陶瓷基板上，第一芯片的焊盘与第一金属柱相连；中间封装结构，设置在下封装结构上，包括第二陶瓷基板，第二陶瓷基板设有第二通孔，第二通孔内的金属记为第二金属柱；第二芯片，设置在第二陶瓷基板上，第二芯片的焊盘与第二金属柱相连，连接第二芯片的第二金属柱通过导电结构与第一芯片或所述第一金属柱相连；上封装结构，设置在中间封装结构上。本发明形成垂直的两个封装腔，敏感元件单独存放，避免了二次封装，提高了集成度。
-
公开(公告)号：CN111029312B
公开(公告)日：2025-05-13
申请号：CN201911155125.0
申请日：2019-11-22
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L23/31 , H01L21/56 , H01L21/768 , H01L23/367 , H01L23/48 , H10D80/20
Abstract: 本发明公开了一种气密封装器件及气密封装方法，气密封装器件包括：下封装结构包括第一陶瓷基板，第一陶瓷基板设有第一通孔，第一通孔内的金属记为第一金属柱；第一芯片，设置在第一陶瓷基板上，第一芯片的焊盘与第一金属柱相连；中间封装结构，设置在下封装结构上，包括第二陶瓷基板，第二陶瓷基板设有第二通孔，第二通孔内的金属记为第二金属柱；第二芯片，设置在第二陶瓷基板上，第二芯片的焊盘与第二金属柱相连，连接第二芯片的第二金属柱通过导电结构与第一芯片或所述第一金属柱相连；上封装结构，设置在中间封装结构上。本发明形成垂直的两个封装腔，敏感元件单独存放，避免了二次封装，提高了集成度。
-
公开(公告)号：CN111128979B
公开(公告)日：2022-08-16
申请号：CN201911155626.9
申请日：2019-11-22
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明适用于芯片制备技术领域，提供了一种晶圆级的3D芯片制备方法，包括：提供两组以上的独立芯片，其中，每组独立芯片所包括的独立芯片数量为两个以上；提供临时载体晶圆和芯片底层晶圆；将所述两组以上的独立芯片贴装到所述临时载体晶圆上；在各独立芯片的焊盘上制备金属凸点；将所述芯片底层晶圆键合在所述金属凸点上；去除所述临时载体晶圆；根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片。本发明实现了晶圆级的芯片堆叠制备，并且能够实现批量化制备，提高了生产效率，降低了3D集成芯片的制备成本。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.029 seconds)
