蚀刻被蚀刻层的方法
    1.
    发明授权

    公开(公告)号:CN105097498B

    公开(公告)日:2018-11-20

    申请号:CN201510239773.X

    申请日:2015-05-12

    Abstract: 提供蚀刻被蚀刻层的方法。课题是降低在被蚀刻层形成的多个开口的宽度的差异。该方法包括:(a)在设置于被蚀刻层上的包含有机膜的掩模层上使等离子体反应产物沉积的第1工序、和(b)在第1工序之后,对被蚀刻层进行蚀刻的第2工序。掩模层具有粗区域和密区域。在粗区域形成了多个开口。密区域包围粗区域且掩模在该密区域比在粗区域密集地存在。粗区域包含第1区域和第2区域。第2区域为比第1区域接近密区域的区域。在该方法的第1工序中,第1区域中的开口的宽度比第2区域中的开口的宽度变窄。

    蚀刻方法
    4.
    发明公开

    公开(公告)号:CN106206287A

    公开(公告)日:2016-12-07

    申请号:CN201610365868.0

    申请日:2016-05-27

    CPC classification number: H01L21/31116 H01J37/00 H01J2237/334 H01L21/311

    Abstract: 本发明提供蚀刻方法。该方法是对第一区域和第二区域进行蚀刻的方法。所述第一区域具有:第一电介质膜与为氮化硅膜的第二电介质膜交替层叠而构成的多层膜。所述第二区域具有单层的氧化硅膜。[解决手段]一个实施方式的方法包括:第一等离子体处理工序:在等离子体处理装置的处理容器内生成包含全氟烃气体和氧气的第一处理气体的等离子体;以及第二等离子体处理工序:在处理容器内生成包含氢气、三氟化氮气体和含碳气体的第二处理气体的等离子体。该方法中,第一等离子体处理工序中,静电卡盘的温度被设定为第一温度;第二等离子体处理工序中,静电卡盘的温度被设定为低于第一温度的第二温度。

    聚焦环和等离子体处理装置

    公开(公告)号:CN1591793A

    公开(公告)日:2005-03-09

    申请号:CN200410078499.4

    申请日:2004-09-06

    Abstract: 提供一种聚焦环和等离子体处理装置,在可以提高处理的面内均匀性的同时,与现有技术比较,还可以减小淀积对半导体晶片的周缘部分背面一侧的发生。在真空室(1)内,设置有载置半导体晶片W的载置台(2),以把载置到该载置台(2)上的半导体晶片W的周围围住的方式设置聚焦环(8)。聚焦环(8)由由介电物质构成的环状的下侧构件(9)、和配置在该下侧构件(9)的上部,由导电性材料构成的环状的上侧构件(10)构成,上侧构件(10)的上表面的外周一侧被作成为比半导体晶片W的被处理面还高的平坦部分(10a),该平坦部分(10a)内周部分被作成为使得外周一侧变成为比内周一侧还高那样地进行倾斜的倾斜部分(10b)。

    蚀刻方法
    6.
    发明授权

    公开(公告)号:CN106206287B

    公开(公告)日:2019-06-18

    申请号:CN201610365868.0

    申请日:2016-05-27

    CPC classification number: H01L21/31116 H01J37/00 H01J2237/334

    Abstract: 本发明提供蚀刻方法。该方法是对第一区域和第二区域进行蚀刻的方法。所述第一区域具有:第一电介质膜与为氮化硅膜的第二电介质膜交替层叠而构成的多层膜。所述第二区域具有单层的氧化硅膜。[解决手段]一个实施方式的方法包括:第一等离子体处理工序:在等离子体处理装置的处理容器内生成包含全氟烃气体和氧气的第一处理气体的等离子体;以及第二等离子体处理工序:在处理容器内生成包含氢气、三氟化氮气体和含碳气体的第二处理气体的等离子体。该方法中,第一等离子体处理工序中,静电卡盘的温度被设定为第一温度;第二等离子体处理工序中,静电卡盘的温度被设定为低于第一温度的第二温度。

    聚焦环和等离子体处理装置

    公开(公告)号:CN100364064C

    公开(公告)日:2008-01-23

    申请号:CN200410078499.4

    申请日:2004-09-06

    Abstract: 提供一种聚焦环和等离子体处理装置,在可以提高处理的面内均匀性的同时,与现有技术比较,还可以减小淀积对半导体晶片的周缘部分背面一侧的发生。在真空室(1)内,设置有载置半导体晶片W的载置台(2),以把载置到该载置台(2)上的半导体晶片W的周围围住的方式设置聚焦环(8)。聚焦环(8)由介电物质构成的环状的下侧构件(9)、和配置在该下侧构件(9)的上部,由导电性材料构成的环状的上侧构件(10)构成,上侧构件(10)的上表面的外周一侧被作成为比半导体晶片W的被处理面还高的平坦部分(10a),该平坦部分(10a)内周部分被作成为使得外周一侧变成为比内周一侧还高那样地进行倾斜的倾斜部分(10b)。

    蚀刻处理方法和基板处理装置

    公开(公告)号:CN111293041B

    公开(公告)日:2024-07-23

    申请号:CN201911244697.6

    申请日:2019-12-06

    Abstract: 本公开涉及一种蚀刻处理方法和基板处理装置,控制将被蚀刻膜同时蚀刻为掩模的不同的图案时的CD。蚀刻处理方法是对在被蚀刻膜上形成有掩模的基板进行蚀刻的处理方法,所述掩模具有第一开口的凹部和第二开口的凹部的图案,所述蚀刻处理方法包括:第一蚀刻工序,将所述被蚀刻膜蚀刻至规定的深度;沉积工序,在所述第一蚀刻工序之后,在所述掩模上沉积保护膜;以及第二蚀刻工序,在所述沉积工序之后,蚀刻所述被蚀刻膜,其中,所述第一开口比所述第二开口小,所述沉积工序使所述第一开口的凹部封闭,不使所述第二开口的凹部封闭。

    蚀刻处理方法和基板处理装置

    公开(公告)号:CN111293041A

    公开(公告)日:2020-06-16

    申请号:CN201911244697.6

    申请日:2019-12-06

    Abstract: 本公开涉及一种蚀刻处理方法和基板处理装置,控制将被蚀刻膜同时蚀刻为掩模的不同的图案时的CD。蚀刻处理方法是对在被蚀刻膜上形成有掩模的基板进行蚀刻的处理方法,所述掩模具有第一开口的凹部和第二开口的凹部的图案,所述蚀刻处理方法包括:第一蚀刻工序,将所述被蚀刻膜蚀刻至规定的深度;沉积工序,在所述第一蚀刻工序之后,在所述掩模上沉积保护膜;以及第二蚀刻工序,在所述沉积工序之后,蚀刻所述被蚀刻膜,其中,所述第一开口比所述第二开口小,所述沉积工序使所述第一开口的凹部封闭,不使所述第二开口的凹部封闭。

Patent Agency Ranking