-
公开(公告)号：CN101207139A
公开(公告)日：2008-06-25
申请号：CN200710305133.X
申请日：2007-12-14
Applicant: 三菱电机株式会社
IPC: H01L27/12 , H01L23/544 , H01L21/66 , G01R31/26
CPC classification number: H01L27/1255 , G02F2001/136254 , G02F2202/104 , H01L27/1285
Abstract: 本发明涉及一种显示装置，包括薄膜晶体管，该薄膜晶体管使用通过激光使非晶硅膜结晶化的多晶硅膜，其中在显示品质这点上，就必须减少基板面内的多晶硅膜粒径的偏差。但是，在光学方式管理多晶硅膜的表面的凹凸的方法中，仅能够把握极微小级别的偏差。根据本发明的评价装置，由于在绝缘性基板(1)上包括多个评价单元(101)、对评价单元(101)施加电压的信号布线(105)、以及用于通过信号取出布线(106)测量来自评价单元(101)的输出的信号取出布线用输出端子焊盘(104)，因此就能容易地测量电气特性的面内分布。此外，通过评价与多晶硅膜的结晶粒径相关联的电气特性，就能够管理多晶硅膜的结晶粒径的面内偏差。
-
公开(公告)号：CN102194688A
公开(公告)日：2011-09-21
申请号：CN201110001689.6
申请日：2011-01-06
Applicant: 三菱电机株式会社
IPC: H01L21/3105 , H01L21/314 , H01L21/762 , H01L29/06 , H01L29/78
CPC classification number: H01L29/063 , H01L29/0615 , H01L29/0661 , H01L29/8611 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供能在不产生绝缘膜厚度的偏差或衬底损伤的情况下形成在半导体衬底中埋入绝缘膜的RESURF结构的功率用半导体装置的制造方法和用该方法制造的功率用半导体装置。本发明的制造方法具有：工序（a），在半导体衬底（6）上形成硅氮化膜（7）；工序（b），在工序（a）后，沿半导体衬底（6）的边缘部形成环状的沟槽（2）；工序（c），在沟槽（2）的内表面形成第一硅氧化膜（10）；工序（d），在工序（c）后，在半导体衬底（6）的整个面形成第二硅氧化膜（13）以掩埋沟槽（2）；工序（e），以硅氮化膜（7）为阻挡层进行第二硅氧化膜（13）的平坦化处理；工序（f），在除去硅氮化膜（7）的区域形成第三硅氧化膜（14）。
-
公开(公告)号：CN101060140A
公开(公告)日：2007-10-24
申请号：CN200710101286.2
申请日：2007-04-20
Applicant: 三菱电机株式会社
IPC: H01L29/786 , H01L29/36 , H01L27/12 , H01L21/336 , H01L21/84
CPC classification number: H01L29/78603 , H01L29/66757 , H01L29/78696
Abstract: 本发明提供一种薄膜晶体管及其制造方法和有源矩阵型显示装置及其制造方法。本发明的一种实施方式的TFT20包括：设置在TFT阵列基板(10)上的绝缘性的基底膜(21)；以及包含设置在基底膜(21)上的沟道区(222)的半导体膜(22)，沟道区(222)内的半导体膜(22)中的杂质浓度在半导体膜(22)的膜厚方向上大致恒定，在沟道区(222)内的半导体膜(22)与基底膜(21)的界面处，杂质浓度是不连续的，基底膜(21)中的杂质浓度比半导体膜(22)中的杂质浓度低，而且朝向TFT阵列基板(10)一侧单调地减少。
-
公开(公告)号：CN102044565A
公开(公告)日：2011-05-04
申请号：CN201010267828.5
申请日：2010-08-30
Applicant: 三菱电机株式会社
CPC classification number: H01L29/7813 , H01L29/0696 , H01L29/1095 , H01L29/41766 , H01L29/66727 , H01L29/66734 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种具有沟槽栅极结构和沟槽式接触结构的半导体装置，能实现低导通电阻的同时，使单元的尺寸极小。本发明的半导体装置具有：基极层(3)，具有第一导电型；源极层(4)，形成在基极层(3)上，具有第二导电型；绝缘膜(5)，形成在源极层(4)上。还具有：多个栅极结构(GT)，贯通基极层(4)；多个导电部(8)，贯通绝缘膜(5)及源极层(4)，与源极层(4)及基极层(3)电连接。另外，栅极结构(GT)在俯视图中形成为条纹状。另外，导电部(8)与基极层(3)连接的部分在俯视图中为条纹状，形成在栅极结构(GT)间。进而，栅极结构(GT)和导电部(8)间的源极层(4)和基极层(3)接触的部分的尺寸为0.36μm以上。
-
公开(公告)号：CN102013391A
公开(公告)日：2011-04-13
申请号：CN201010277983.5
申请日：2010-09-08
Applicant: 三菱电机株式会社
CPC classification number: H01L21/3083 , H01L21/304 , H01L21/6835 , H01L21/6836 , H01L2221/68327 , H01L2221/6834 , H01L2924/0002 , H01L2924/30105 , H01L2924/00
Abstract: 在半导体衬底(1)的表面(1a)中，残留有从外周端部朝向内侧、具有规定的宽度并沿着外周端部延伸的钝化膜(3)。通过对半导体衬底(1)的外周端部进行磨削，形成与表面(1a)和背面(1b)正交的外周端面(1c)。通过对背面(1b)进行磨削，从而使半导体衬底(1)的厚度变薄到规定的厚度。在使磨削了的背面朝向上方的状态下，通过一边使半导体衬底(1)旋转一边在背面上喷出混合酸，从而在背面实施蚀刻处理除去破碎层。由此，抑制半导体衬底的出缺口、破裂。
-
Patent Agency Ranking
公开(公告)号：CN102044559B
公开(公告)日：2015-05-06
申请号：CN201010267658.0
申请日：2010-08-30
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/861 , H01L21/02
CPC classification number: H01L29/0615 , H01L29/063 , H01L29/0638 , H01L29/0657 , H01L29/0661 , H01L29/1608 , H01L29/2003 , H01L29/402 , H01L29/66128 , H01L29/7811 , H01L29/8611
Abstract: 本发明涉及半导体装置及其制造方法。提供在具有场板结构和RESURF形成结构的半导体装置的制造工艺中，能够防止抗蚀剂涂敷时的涂敷不均产生、并且谋求照相制版时的聚焦裕度提高的半导体装置及其制造方法。本发明的半导体装置在半导体衬底(7)的表面中形成有电极层(8)和凹陷部(12)。进而，在半导体衬底(7)中，形成有与凹陷部(12)的底面和电极层(8)接触的RESURF层。此外，以填充凹陷部(12)的方式，在半导体衬底(7)的上表面(13)形成绝缘膜(15)。此外，在凹陷部(12)的上方的绝缘膜(15)上形成有场板电极(11)。
-
公开(公告)号：CN102044559A
公开(公告)日：2011-05-04
申请号：CN201010267658.0
申请日：2010-08-30
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/861 , H01L21/02
CPC classification number: H01L29/0615 , H01L29/063 , H01L29/0638 , H01L29/0657 , H01L29/0661 , H01L29/1608 , H01L29/2003 , H01L29/402 , H01L29/66128 , H01L29/7811 , H01L29/8611
Abstract: 本发明涉及半导体装置及其制造方法。提供在具有场板结构和RESURF形成结构的半导体装置的制造工艺中，能够防止抗蚀剂涂敷时的涂敷不均产生、并且谋求照相制版时的聚焦裕度提高的半导体装置及其制造方法。本发明的半导体装置在半导体衬底(7)的表面中形成有电极层(8)和凹陷部(12)。进而，在半导体衬底(7)中，形成有与凹陷部(12)的底面和电极层(8)接触的RESURF层。此外，以填充凹陷部(12)的方式，在半导体衬底(7)的上表面(13)形成绝缘膜(15)。此外，在凹陷部(12)的上方的绝缘膜(15)上形成有场板电极(11)。
-
公开(公告)号：CN100476556C
公开(公告)日：2009-04-08
申请号：CN200710085016.7
申请日：2007-02-28
Applicant: 三菱电机株式会社
CPC classification number: G02F1/133553 , G02F1/133345 , G02F1/13454 , G02F1/136286 , G02F2001/136231
Abstract: 本发明提供一种图像显示装置，其不仅在像素区域内的反射电极的下层形成用于附加电路等的信号线，而且还能够减少在反射电极的表面形成凹凸形状时的制造工序数。该图像显示装置中，在玻璃基板(14)上形成附加电路，并使钝化膜(4)成膜。进而在绝缘膜(2)成膜后，形成接触孔，使信号线(3)成膜，与附加电路连接。通过在图案形成信号线(3)及绝缘膜(2)之后形成有机绝缘膜(1)，从而能够依赖信号线(3)及绝缘膜(2)的台阶，在有机绝缘膜(1)的表面形成凹凸形状。通过在有机绝缘膜(1)上形成反射电极(10)，从而能够在反射电极(10)的表面也形成凹凸形状。即，不必实施用于形成有机绝缘膜(1)的表面凹凸形状的光刻法工序，能够降低制造成本。
-
公开(公告)号：CN101196668A
公开(公告)日：2008-06-11
申请号：CN200710198911.X
申请日：2007-12-07
Applicant: 三菱电机株式会社
IPC: G02F1/1368 , G02F1/1362 , H01L29/786 , H01L21/027 , H01L21/84
CPC classification number: H01L28/60 , G02F1/136213 , G02F1/136227 , H01L27/1255 , H01L27/1288
Abstract: 本发明涉及显示装置及其制造方法。在使用了多晶半导体膜的薄膜晶体管中，在形成保持电容的情况下，多是将多晶半导体膜也用于电容的一个电极。在具备了具有这样的多晶半导体膜的保持电容和薄膜晶体管的显示装置中，由于保持电容表现出起因于半导体膜的电压依赖性，故引起了显示不良。在本发明的显示装置中，在由用作保持电容(130)的下部电极的多晶半导体膜构成的半导体层(4d)的上层层叠了金属性导电膜(5)。
-
公开(公告)号：CN102194688B
公开(公告)日：2013-11-20
申请号：CN201110001689.6
申请日：2011-01-06
Applicant: 三菱电机株式会社
IPC: H01L21/3105 , H01L21/314 , H01L21/762 , H01L29/06 , H01L29/78
CPC classification number: H01L29/063 , H01L29/0615 , H01L29/0661 , H01L29/8611 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供能在不产生绝缘膜厚度的偏差或衬底损伤的情况下形成在半导体衬底中埋入绝缘膜的RESURF结构的功率用半导体装置的制造方法和用该方法制造的功率用半导体装置。本发明的制造方法具有：工序（a），在半导体衬底（6）上形成硅氮化膜（7）；工序（b），在工序（a）后，沿半导体衬底（6）的边缘部形成环状的沟槽（2）；工序（c），在沟槽（2）的内表面形成第一硅氧化膜（10）；工序（d），在工序（c）后，在半导体衬底（6）的整个面形成第二硅氧化膜（13）以掩埋沟槽（2）；工序（e），以硅氮化膜（7）为阻挡层进行第二硅氧化膜（13）的平坦化处理；工序（f），在除去硅氮化膜（7）的区域形成第三硅氧化膜（14）。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.017 seconds)
