公开(公告)号：CN102194688A

公开(公告)日：2011-09-21

申请号：CN201110001689.6

申请日：2011-01-06

Applicant: 三菱电机株式会社

Inventor： 藤井亮一 ,  本田成人 ,  梄崎敦司 ,  本并薰

IPC: H01L21/3105 ,  H01L21/314 ,  H01L21/762 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/063 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/8611 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供能在不产生绝缘膜厚度的偏差或衬底损伤的情况下形成在半导体衬底中埋入绝缘膜的RESURF结构的功率用半导体装置的制造方法和用该方法制造的功率用半导体装置。本发明的制造方法具有：工序（a），在半导体衬底（6）上形成硅氮化膜（7）；工序（b），在工序（a）后，沿半导体衬底（6）的边缘部形成环状的沟槽（2）；工序（c），在沟槽（2）的内表面形成第一硅氧化膜（10）；工序（d），在工序（c）后，在半导体衬底（6）的整个面形成第二硅氧化膜（13）以掩埋沟槽（2）；工序（e），以硅氮化膜（7）为阻挡层进行第二硅氧化膜（13）的平坦化处理；工序（f），在除去硅氮化膜（7）的区域形成第三硅氧化膜（14）。

公开(公告)号：CN1277317C

公开(公告)日：2006-09-27

申请号：CN03157741.5

申请日：2003-08-27

Applicant: 三菱电机株式会社

Inventor： 梄崎敦司

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/1095 ,  H01L29/4238 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/7811

Abstract: 本发明提供一种削减照相制版工序的同时，改善由于该工序的削减而引起的耐压下降的功率半导体装置。在外延层(610)的主面(61S)上形成在中央区域(551)内设开口第一绝缘体(710)。接着，通过第一绝缘体(710)的上述开口离子注入p型杂质，然后通过热处理，在主面(61S)内形成p基底层(621)。然后，填埋上述开口而形成绝缘膜，并通过对该膜进行深蚀刻在第一绝缘体(710)的侧面(71W)上形成第二绝缘体(720)。接着，在设有第二绝缘体(720)的状态下通过上述开口离子注入n型杂质，然后通过热处理，在p基底层(621)的主面(61S)内形成n+源极层(630)。

公开(公告)号：CN102194688B

公开(公告)日：2013-11-20

申请号：CN201110001689.6

申请日：2011-01-06

Applicant: 三菱电机株式会社

Inventor： 藤井亮一 ,  本田成人 ,  梄崎敦司 ,  本并薰

IPC: H01L21/3105 ,  H01L21/314 ,  H01L21/762 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/063 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/8611 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供能在不产生绝缘膜厚度的偏差或衬底损伤的情况下形成在半导体衬底中埋入绝缘膜的RESURF结构的功率用半导体装置的制造方法和用该方法制造的功率用半导体装置。本发明的制造方法具有：工序（a），在半导体衬底（6）上形成硅氮化膜（7）；工序（b），在工序（a）后，沿半导体衬底（6）的边缘部形成环状的沟槽（2）；工序（c），在沟槽（2）的内表面形成第一硅氧化膜（10）；工序（d），在工序（c）后，在半导体衬底（6）的整个面形成第二硅氧化膜（13）以掩埋沟槽（2）；工序（e），以硅氮化膜（7）为阻挡层进行第二硅氧化膜（13）的平坦化处理；工序（f），在除去硅氮化膜（7）的区域形成第三硅氧化膜（14）。

公开(公告)号：CN1510758A

公开(公告)日：2004-07-07

申请号：CN03157741.5

申请日：2003-08-27

Applicant: 三菱电机株式会社

Inventor： 梄崎敦司

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/1095 ,  H01L29/4238 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/7811

Abstract: 提供一种削减照相制版工序的同时，改善由于该工序的削减而引起的耐压下降的功率半导体装置。在外延层(610)的主面(61S)上形成在中央区域(551)内设开口第一绝缘体(710)。接着，通过第一绝缘体(710)的上述开口离子注入p型杂质，然后通过热处理，在主面(61S)内形成p基底层(621)。然后，填埋上述开口而形成绝缘膜，并通过对该膜进行深蚀刻在第一绝缘体(710)的侧面(71W)上形成第二绝缘体(720)。接着，在设有第二绝缘体(720)的状态下通过上述开口离子注入n型杂质，然后通过热处理，在p基底层(621)的主面(61S)内形成n+源极层(630)。