含非易失存储单元的高稳定性半导体存储装置

    公开(公告)号:CN1441438A

    公开(公告)日:2003-09-10

    申请号:CN02148257.8

    申请日:2002-10-28

    Inventor: 月川靖彦

    CPC classification number: G11C11/412

    Abstract: 一种半导体存储装置,其中设有:依照存储的数据,将第一与第二存储节点(N1、N2)分设于第一与第二电位电平中的一个和另一个上的触发器电路;以及在数据读出时,按照一个存储节点的电位电平跟位线电气连接的内部节点(N3),以及跟第一电位电气连接的开关电路(NT5)。

    半导体存储装置及其测试方法

    公开(公告)号:CN1121693C

    公开(公告)日:2003-09-17

    申请号:CN97110232.5

    申请日:1997-04-03

    Abstract: 一种能够容易且迅速地向存储器单元的存储结点写入逻辑电平的半导体存储装置。设有用于把位线电平切换到电源电平、中间电平或接地电平的切换电路。通常把位线电平设定为中间电平。在特殊写入方式时,通过均衡器把电源电平或接地电平提供给全部位线,使所要字线上升到“H”电平,向与该字线相连的全部存储器单元的存储结点写入电源电平或接地电平。能够向用冗余存储器单元置换的存储器单元的存储结点中写入电源电平或接地电平。

    半导体存储装置及其测试方法

    公开(公告)号:CN1177818A

    公开(公告)日:1998-04-01

    申请号:CN97110232.5

    申请日:1997-04-03

    Abstract: 一种能够容易且迅速地向存储器单元的存储结点写入逻辑电平的半导体存储装置。设有用于把位线电平切换到电源电平、中间电平或接地电平的切换电路。通常把位线电平设定为中间电平。在特殊写入方式时,通过均衡器把电源电平或接地电平提供给全部位线,使所要字线上升到“H”电平,向与该字线相连的全部存储器单元的存储结点写入电源电平或接地电平。能够向用冗余存储器单元置换的存储器单元的存储结点中写入电源电平或接地电平。

    半导体存储器
    4.
    发明公开

    公开(公告)号:CN1450559A

    公开(公告)日:2003-10-22

    申请号:CN03103743.7

    申请日:2003-02-18

    CPC classification number: G11C11/405 G11C11/406

    Abstract: 存储单元(1)由读出用存取晶体管(6)、恢复用存取晶体管(7)和存储电容器(8)构成。读出存取晶体管按照读出字线(SWL)上的信号使存储电容器与读出位线(SBL)耦合。恢复存取晶体管按照恢复字线(RWL)上的信号使存储电容器与恢复位线(RBL)耦合。存储电容器的电荷经读出位线传送至读出放大器(2),经恢复放大器(3)和恢复存取晶体管将读出放大器的读出数据传送至原来的存储电容器上。使读出放大器的输出信号线与读出和恢复位线电隔离。以此缩短半导体存储器的存取时间。

    含非易失存储单元的高稳定性半导体存储装置

    公开(公告)号:CN1327448C

    公开(公告)日:2007-07-18

    申请号:CN02148257.8

    申请日:2002-10-28

    Inventor: 月川靖彦

    CPC classification number: G11C11/412

    Abstract: 半导体存储装置设有行列状设置的多个存储单元;分别对应存储单元行设置的多条字线、多条位线和多条写入选择线;各存储单元包含按照存储的数据将第一和第二存储节点分别设于第一电压或第二电压上的触发器电路;触发器电路包含连接于第一电压和第一存储节点之间、栅极和所述第二存储节点连接的第一导电型的第一场效应晶体管;连接于第二电压和第一存储节点之间、栅极和第二存储节点连接、其导电型为与第一导电型相反的第二导电型的第二场效应晶体管;连接于第一电压和第二存储节点之间、栅极和第一存储节点连接的第一导电型的第三场效应晶体管;及连接于第二电压和第二存储节点之间、栅极和第一存储节点连接的第二导电型的第四场效应晶体管。

    半导体存储器件
    7.
    发明公开

    公开(公告)号:CN1411073A

    公开(公告)日:2003-04-16

    申请号:CN02148217.9

    申请日:2002-08-25

    CPC classification number: G11C5/025 G11C7/18

    Abstract: 提供一种包括8个存储块的半导体存储器件。该半导体存储器件包括:8个存储块(20a~20h),在半导体衬底上分割成3行3列的9个区域中,除了中央区域(19)以外,配置在周围的区域(11~18)中;第1数据总线(22a),在第1行的存储块组和第2行的存储块组之间将多个数据线直线延伸来构成;以及第2数据总线(22b),在第2行的存储块组和第3行的存储块组之间将多个数据线直线延伸来构成;所述8个存储块由相邻配置在所述第1数据总线上的与所述第1数据总线连接的4个存储块(20a~20c、20e)、以及相邻配置在所述第2数据总线上的与所述第2数据总线连接的4个存储块20c、20f~20h组成。

    有测试模式判断电路的半导体存储器

    公开(公告)号:CN1303101A

    公开(公告)日:2001-07-11

    申请号:CN00119953.6

    申请日:2000-06-30

    CPC classification number: G11C29/46

    Abstract: 一种半导体存储器,设有测试模式判断电路(26),该电路(26)在第一次WCBR循环中,根据地址关键字激活测试模式进入信号(TME),在测试模式进入信号(TME)被激活期间内,在第二次WCBR循环中,根据地址关键字有选择地激活测试模式信号(TM1~TM4)。除了已经激活的测试模式信号外,测试模式判断电路(26)还激活另外的测试模式信号。因此,该DRAM难以错误地进入测试模式,而且能同时进入多种测试模式。

    包含地址转移检测电路的半导体存储器件

    公开(公告)号:CN1101587C

    公开(公告)日:2003-02-12

    申请号:CN96111202.6

    申请日:1996-07-25

    CPC classification number: G11C8/18

    Abstract: 在地址转移检测电路中,信号转换检测电路分别根据相应地址线的电平变化输出反相的互补时间差信号。波形整形单触发脉冲产生电路接收相应互补时间差信号并输出规定时间宽度的单触发脉冲信号。波形合成电路响应单触发脉冲信号的触发,输出规定脉冲宽度的ATD信号。因此,即使任何信号线的电平有突然的转换,从波形整形单触发脉冲产生电路输出的单触发脉冲宽度也保持不变,并规则地输出具有恒定脉冲宽度的ATD信号。

Patent Agency Ranking