-
公开(公告)号：CN109642926A
公开(公告)日：2019-04-16
申请号：CN201780053277.2
申请日：2017-08-31
申请人： 德克萨斯仪器股份有限公司
IPC分类号： G01R31/3183 , G01R31/3187 , G06F11/00
CPC分类号： G01R31/31901 , G01R31/31701 , G01R31/31703 , G01R31/31724 , G01R31/31727 , G01R31/3177
摘要： 在所描述的用于安全关键设备中的安全逻辑(100)的自测试逻辑的示例中，安全逻辑(100)包括耦合到安全关键设备中的主模块(300)和比较模块(302)的比较器逻辑，并且自测试逻辑被配置为测试比较器逻辑。自测试逻辑可以实现为单周期并行位反转方法、多周期串行位反转方法或单周期测试模式注入方法。
-
公开(公告)号：CN104123967B
公开(公告)日：2018-05-08
申请号：CN201410170910.4
申请日：2014-04-25
申请人： 艾普凌科有限公司
发明人： 冈智博
IPC分类号： G11C29/08
CPC分类号： G01R31/3177 , G01R31/31701 , G01R31/31703
摘要： 本发明提供无需设置测试端子而能够进行测试模式投入的具备错误动作较少的测试模式电路的半导体装置。构成为具备与时钟同步地比较数据输入端子和数据输出端子的数据，并根据比较结果控制可否投入到测试模式的测试电路。
-
公开(公告)号：CN101128803B
公开(公告)日：2013-06-26
申请号：CN200680005895.1
申请日：2006-02-16
申请人： 密克罗奇普技术公司
发明人： 克里斯蒂安·P·马斯格拉斯 , 迈克尔·派斯卡 , 爱德华·布赖恩·博尔斯 , 约瑟夫·W·特里斯 , 伊戈尔·沃耶沃达 , 陈美玲
CPC分类号： G01R31/31701 , G06F11/273 , G11C29/003 , G11C29/46
摘要： 一种特殊模式密钥匹配比较模块具有N个存储元件和一特殊模式密钥匹配比较器。所述N个存储元件积累串行数据流，并随后确定数字装置应以正常用户模式、以公共编程模式还是以特定专用测试模式操作。为减小偶然解码伪测试或编程模式的可能性，所述数据流具有足够大数量的N个位以实质上减小伪解码的概率。为进一步减小偶然解码编程或测试模式的可能性，如果在所述N位串行数据流的积累期间检测到少于或多于N个时钟，则可重置所述特殊模式密钥匹配比较模块。所述特殊模式密钥匹配数据样式可代表正常用户模式、公共编程模式和特定专用制造商测试模式。
-
公开(公告)号：CN101341416B
公开(公告)日：2011-10-05
申请号：CN200680048041.1
申请日：2006-12-14
申请人： NXP股份有限公司
IPC分类号： G01R31/303 , G01R31/28
CPC分类号： G01R31/31701 , G01R31/2884 , G01R31/3025 , G06K19/07749
摘要： 一种电路(12)，其包括第一电路点(13)和第二电路点(14)，第一电路点(13)和第二电路点(14)被设计为与RF发射装置(11)连接，RF发射装置(11)被设计为以非接触方式从读/写站接收载波信号(CS)以及将接收到的载波信号(CS)馈给电路(12)。电路(12)还包括电路测试装置(4)，其被设计为执行电路(12)的功能性测试，并仅在功能性测试成功时，通过第一和第二电路点(13，14)输出已调制响应信号(TS-MOD)。电路(12)还包括测试触发信号检测装置(5)，其被设计为检测被施加在第一电路点(13)和第二电路点(14)上的测试触发信号(TS)，其中，测试触发信号检测装置(5)被设计为如果它们检测到测试触发信号(TS)，则触发电路检测装置(4)，以执行功能性测试。
-
公开(公告)号：CN100585827C
公开(公告)日：2010-01-27
申请号：CN200610098455.7
申请日：2006-07-07
申请人： 富士通微电子株式会社
IPC分类号： H01L21/66 , H01L21/82 , H01L21/301 , H01L27/02 , H01L23/544 , G01R31/00
CPC分类号： G01R31/31719 , G01R31/31701 , G01R31/31721
摘要： 本发明提供一种用于半导体器件的测试电路，所述半导体器件具有测试模式并且切割形成于划片区域中的焊盘，其中，在对半导体器件进行测试之后关于内置存储器的信息不可读。划片PAD和划片ROM形成于晶片的切割区域中。在芯片(a)通电时，通电复位电路将复位信号传送到模式寄存器。在设定初始寄存器值为“00”之后，从模式切换端子输入模式切换信号，激活划片ROM，并且设定测试模式。在该处理中，曼彻斯特编码信号从划片PAD提供，通过从时钟分频电路提供的分频时钟译码，设定测试模式下模式寄存器中寄存器的值，并且外部复位被确立或取消。
-
公开(公告)号：CN100405074C
公开(公告)日：2008-07-23
申请号：CN200510062467.X
申请日：2005-03-28
申请人： 夏普株式会社
发明人： 福原周郎
IPC分类号： G01R31/28 , G01R31/3185 , G11C29/00
CPC分类号： G01R31/31701
摘要： 一种测试终端否定电路100包括开关电路102，它从测试终端101接收测试信号并把它以它所处的被肯定状态或预定的被否定状态输出到测试对象电路106；测试信号控制电路105，它控制开关电路102的输出信号为被肯定或被否定；测试模式信号产生电路103，它产生肯定开关电路102的输出信号的测试模式信号；和否定信号产生电路104，它能输出用于把开关电路102的输出信号强制为被否定状态的否定信号，并包括可电重写非易失性存储元件。当测试信号控制电路105接收否定信号时，即使它接收到测试模式信号也不肯定开关电路102的输出信号。
-
公开(公告)号：CN1143320C
公开(公告)日：2004-03-24
申请号：CN99106102.0
申请日：1999-04-26
申请人： 日本电气株式会社 , 恩益禧电子股份有限公司
IPC分类号： G11C11/401
CPC分类号： G01R31/31701
摘要： 一种同步半导体存储器件(100)包括在进入测试方式之后用于完成方式测试设置操作的电路。该器件(100)产生第一时钟信号ICLK。同时，时钟信号CSB可以被用以产生第二时钟信号CSCLK。ICLK和CSCLK可用于在测试方式中产生更高频率的时钟ICLK′。ICLK′信号被施加到内部电路(124)，使这种电路的操作速度更高。ICLK′信号不施加到方式寄存器设置电路(122)，从而避免由该电路锁存错误的方式设置值。
-
公开(公告)号：CN1057610C
公开(公告)日：2000-10-18
申请号：CN94104266.9
申请日：1994-03-15
申请人： 株式会社东芝
CPC分类号： G01R31/3004 , G01R31/2849 , G01R31/30 , G01R31/31701 , G01R31/3173
摘要： 为能够缩短进行老化所需的时间而提出的ECL电路老化方法和装置。其特点是，可用于将输入信号与作为电路阈值的基准电位进行比较而根据比较结果输出对应输出信号的ECL电路，为进行在ECL电路电路正常操作时与进行老化时的基准电位Vref的电平转换而设置了一切换装置。
-
公开(公告)号：CN1197213A
公开(公告)日：1998-10-28
申请号：CN98101709.6
申请日：1998-04-21
申请人： 合泰半导体股份有限公司
IPC分类号： G01R31/303
CPC分类号： G01R31/31701
摘要： 本文公开的集成电路包括:启动测试模式电路,它产生测试模式启动信号,使集成电路进入测试模式;自动复位电路,响应测试模式启动信号,防止集成电路在正常工作期间误入测试模式。
-
公开(公告)号：CN1189621A
公开(公告)日：1998-08-05
申请号：CN98104036.5
申请日：1998-01-24
申请人： 三星电子株式会社
发明人： 金仁洙
IPC分类号： G01R31/01
CPC分类号： G01R31/31701
摘要： 一种实现电气设备测试方式的方法。在常规方法中,需要用实际时间测试电气设备,这就导致人力和时间的损失和生产率降低。然而,本发明提供缩短的时间和节省人力因而提高生产率,其途径是提供一种实现电气设备测试方式的方法,其中如果选择了测试方式,则把从定时器(时钟产生器,或可变时钟产生器)检测的时间信息乘以一预定值,然后根据相乘后的时间值来控制该设备的驱动时间。
-
-
-
-
-
-
-
-
-
搜索结果
67 条记录 (耗时 0.021 秒)
