公开(公告)号：CN1209629A

公开(公告)日：1999-03-03

申请号：CN98107063.9

申请日：1998-02-25

Applicant: 三菱电机株式会社

Inventor： 樱井干夫

IPC: G11C11/409 ,  G11C11/34

CPC classification number: G11C8/12 ,  G11C7/1072

Abstract: 用从存储体选择信号产生电路(5)来的存储体选择信号,使多个存储器存储体(MB0～MB3)活性化,进行存储单元的选择。当已指定特殊操作模式时,模式设定电路(4),使从该存储体选择信号产生电路来的存储体选择信号全部变成活性状态,将全部存储器存储体同时向活性/非活性状态驱动。提供一种可以以高速向存储单元进行存取,并且可以有效地选择存储单元的多存储体同步型半导体存储装置。

公开(公告)号：CN1217545A

公开(公告)日：1999-05-26

申请号：CN98115697.5

申请日：1998-07-10

Applicant: 三菱电机株式会社

Inventor： 樱井干夫 ,  谷田进 ,  中野全也 ,  月川靖彦 ,  吹上贵彦

IPC: G11C29/00

CPC classification number: G01R31/31701

Abstract: 本发明的同步型半导体存储装置的复位信号发生电路,响应接通电源后立即产生的电源接通复位信号ZPOR及接通电源后为进行初始化而执行的初始化命令(例如,预充电命令),输出复位信号ZPOR1。方式置位设定电路内包含的测试方式寄存器,接受该复位信号ZPOR1作为复位信号。因此,使所输出的测试方式信号变为NOP状态、或使测试方式信号的输出停止。

公开(公告)号：CN1223442A

公开(公告)日：1999-07-21

申请号：CN98119270.X

申请日：1998-09-15

Applicant: 三菱电机株式会社

Inventor： 小桥寿夫 ,  樱井干夫 ,  谷田进

IPC: G11C11/407 ,  H03K19/00 ,  H03F3/45

CPC classification number: G11C11/4076 ,  G11C7/22 ,  G11C11/406

Abstract: 本发明的半导体存储器中的时钟缓冲器具备2种接口电路,即LVTTL接口(NOR电路)和SSTL接口(差分放大器)。在设定成能抑制消耗功率的特定的模式(自更新模式)的情况下,半导体存储器使用LVTTL接口从外部取入信号。此外,在除自更新模式以外的模式下,使用SSTL接口从外部取入信号。由此,在特定的模式下,可抑制消耗电流。

公开(公告)号：CN1217546A

公开(公告)日：1999-05-26

申请号：CN98116008.5

申请日：1998-07-13

Applicant: 三菱电机株式会社

Inventor： 樱井干夫

IPC: G11C29/00

CPC classification number: G11C8/12 ,  G11C7/1045 ,  G11C7/1072

Abstract: 本发明的同步型半导体存储器的动作信号产生电路配有:动作指令锁存电路;动作指令输出电路和动作指令控制电路。动作指令锁存电路锁存从外部接收的激活指令信息。动作指令输出电路响应启动信号ACTEN,输出激活存储体的动作开始信号ZACT。动作指令控制电路响应测试模式中的外部控制信号/RAS的电平变化,使启动信号ACTEN的电平变化。其结果,使把激活指令信息延迟后传送给存储体变为可能。

公开(公告)号：CN1147865C

公开(公告)日：2004-04-28

申请号：CN98107063.9

申请日：1998-02-25

Applicant: 三菱电机株式会社

Inventor： 樱井干夫

IPC: G11C11/409 ,  G11C11/34

CPC classification number: G11C8/12 ,  G11C7/1072

Abstract: 用从存储体选择信号产生电路(5)来的存储体选择信号，使多个存储器存储体(MB0～MB3)活性化，进行存储单元的选择。当已指定特殊操作模式时，模式设定电路(4)，使从该存储体选择信号产生电路来的存储体选择信号全部变成活性状态，将全部存储器存储体同时向活性/非活性状态驱动。提供一种可以以高速向存储单元进行存取，并且可以有效地选择存储单元的多存储体同步型半导体存储装置。

公开(公告)号：CN1119816C

公开(公告)日：2003-08-27

申请号：CN98116008.5

申请日：1998-07-13

Applicant: 三菱电机株式会社

Inventor： 樱井干夫

IPC: G11C29/00

CPC classification number: G11C8/12 ,  G11C7/1045 ,  G11C7/1072

Abstract: 本发明的同步型半导体存储器的动作信号产生电路配有：动作指令锁存电路；动作指令输出电路和动作指令控制电路。动作指令锁存电路锁存从外部接收的激活指令信息。动作指令输出电路响应启动信号ACTEN，输出激活存储体的动作开始信号ZACT。动作指令控制电路响应测试模式中的外部控制信号/RAS的电平变化，使启动信号ACTEN的电平变化。其结果，使把激活指令信息延迟后传送给存储体变为可能。

公开(公告)号：CN1169156C

公开(公告)日：2004-09-29

申请号：CN98119270.X

申请日：1998-09-15

Applicant: 三菱电机株式会社

Inventor： 小桥寿夫 ,  樱井干夫 ,  谷田进

IPC: G11C11/407 ,  H03K19/00 ,  H03F3/45

CPC classification number: G11C11/4076 ,  G11C7/22 ,  G11C11/406

Abstract: 本发明的半导体存储器中的时钟缓冲器具备2种接口电路，即LVTTL接口(NOR电路)和SSTL接口(差分放大器)。在设定成能抑制消耗功率的特定的模式(自更新模式)的情况下，半导体存储器使用LVTTL接口从外部取入信号。此外，在除自更新模式以外的模式下，使用SSTL接口从外部取入信号。由此，在特定的模式下，可抑制消耗电流。

公开(公告)号：CN1107958C

公开(公告)日：2003-05-07

申请号：CN98115697.5

申请日：1998-07-10

Applicant: 三菱电机株式会社

Inventor： 樱井干夫 ,  谷田进 ,  中野全也 ,  月川靖彦 ,  吹上贵彦

IPC: G11C29/00

CPC classification number: G01R31/31701

Abstract: 本发明的同步型半导体存储装置的复位信号发生电路，响应接通电源后立即产生的电源接通复位信号ZPOR及接通电源后为进行初始化而执行的初始化命令(例如，预充电命令)，输出复位信号ZPOR1。方式置位设定电路内包含的测试方式寄存器，接受该复位信号ZPOR1作为复位信号。因此，使所输出的测试方式信号变为NOP状态、或使测试方式信号的输出停止。

公开(公告)号：CN1223439A

公开(公告)日：1999-07-21

申请号：CN98115950.8

申请日：1998-07-10

Applicant: 三菱电机株式会社

Inventor： 樱井干夫

IPC: G11C7/00

Abstract: 同步型半导体存储器的输出控制电路100中包括的复位信号发生电路50取在规定的时刻使将数据输送给第二输出级的互补数据总线复位的复位信号ZRDFPC和对应于读出屏蔽信号的内部控制信号ZDQM的逻辑积,输出使将数据输送给最后输出级的互补数据总线复位的复位信号ZRDPC。因此,无效数据在互补数据总线RD、ZRD上被复位。