-
Patent Agency Ranking
公开(公告)号：CN1140903C
公开(公告)日：2004-03-03
申请号：CN97125560.1
申请日：1997-12-10
Applicant: 三菱电机株式会社
IPC: G11C11/34
CPC classification number: G11C11/4091 , G11C5/14 , G11C5/147 , G11C11/4074 , G11C11/4096
Abstract: 一种半导体存储装置，备有多个内部电源电路，用于产生多个内部电源电压，包括产生第一内部电源电压的第一内部电源电路；其特征在于，包括：存储单元阵列，具有按行列状排列的多个存储单元；多个位线对，与各上述列对应配置，并与各对应列的存储单元连接；多条字线，与各上述行对应配置，并与各对应行的存储单元连接；及多个读出放大器，与上述多个位线对对应配置，在激活时对相对应的位线对的电位进行差动放大；各上述读出放大器在激活时、将对应位线对的高电位位线驱动到上述第一内部电源电压的电平；列选择信号产生装置，用于选择列选择信号；列选择门，将位线对与内部数据线对电气连接；以及外围电路，进行与上述多个行的行选择有关的动作。
-
公开(公告)号：CN1303101A
公开(公告)日：2001-07-11
申请号：CN00119953.6
申请日：2000-06-30
Applicant: 三菱电机株式会社
IPC: G11C11/401 , G11C11/4078 , G11C29/00
CPC classification number: G11C29/46
Abstract: 一种半导体存储器,设有测试模式判断电路(26),该电路(26)在第一次WCBR循环中,根据地址关键字激活测试模式进入信号(TME),在测试模式进入信号(TME)被激活期间内,在第二次WCBR循环中,根据地址关键字有选择地激活测试模式信号(TM1～TM4)。除了已经激活的测试模式信号外,测试模式判断电路(26)还激活另外的测试模式信号。因此,该DRAM难以错误地进入测试模式,而且能同时进入多种测试模式。
-
公开(公告)号：CN1195862A
公开(公告)日：1998-10-14
申请号：CN97125560.1
申请日：1997-12-10
Applicant: 三菱电机株式会社
IPC: G11C11/34
CPC classification number: G11C11/4091 , G11C5/14 , G11C5/147 , G11C11/4074 , G11C11/4096
Abstract: 本发明具有由多个内部电源电压发生电路(1、2)产生的内部电源电压,并产生电压电平与供给读出放大器(6)的第1内部电源电压(VccA)相同的列选择信号(CSL),施加到连接位线对和内部数据线对的I/O门电路。使I/O门的电流驱动力相对地减小,以防止读出放大器的读出结点的急剧的电位变化。从而防止因内部数据线对的电压均衡不充分时的数据冲突而导致的读出放大器锁存数据的反转。
-
公开(公告)号：CN1111870C
公开(公告)日：2003-06-18
申请号：CN98119663.2
申请日：1998-09-21
Applicant: 三菱电机株式会社
CPC classification number: G11C29/70
Abstract: 一种半导体存储器，它备有：判断与正常单元存储的数据或反相数据是否已被备用单元(SC)存储的反相数据或数据置换的块判断器；在用备用单元(SC)置换了正常单元的情况下，当备用单元(SC)是存储反相数据的备用单元时，生成编码起动信号(SON)的数据编码控制电路；接收编码起动信号(SON)，将写入数据反相的编码电路；以及接收编码起动信号(SON)，将读出数据反相的编码电路。
-
公开(公告)号：CN1224220A
公开(公告)日：1999-07-28
申请号：CN98119663.2
申请日：1998-09-21
Applicant: 三菱电机株式会社
CPC classification number: G11C29/70
Abstract: 一种半导体存储器,它备有:判断与正常单元置换的备用单元(SC)的配置的异同的块判断部;在用备用单元(SC)置换了正常单元的情况下,当备用单元(SC)是存储反相数据的备用单元时,生成编码起动信号(SON)的数据编码控制电路;接收编码起动信号(SON),将写入数据反相的编码电路;以及接收编码起动信号(SON),将读出数据反相的编码电路。
-
-
-
-
Search Results
5
records
(took 0.017 seconds)
