-
公开(公告)号：CN1182537C
公开(公告)日：2004-12-29
申请号：CN00118637.X
申请日：2000-06-19
Applicant: 三菱电机株式会社
Abstract: 外部端子(118)和向内部电路的内部电源供给节点通过第1和第2晶体管(N112和N114)连接。在测试模式，第1和第2晶体管成为导通状态，电位从端子供给内部电路。在通常模式下，设置在端子与第1晶体管的栅极之间的第3晶体管(N110)成为导通状态，第1晶体管的栅极与外部端子耦合，第2晶体管成为截止状态。通过第1晶体管成为截止状态，加在端子上的下拉信号不会传达到内部。
-
公开(公告)号：CN1140903C
公开(公告)日：2004-03-03
申请号：CN97125560.1
申请日：1997-12-10
Applicant: 三菱电机株式会社
IPC: G11C11/34
CPC classification number: G11C11/4091 , G11C5/14 , G11C5/147 , G11C11/4074 , G11C11/4096
Abstract: 一种半导体存储装置，备有多个内部电源电路，用于产生多个内部电源电压，包括产生第一内部电源电压的第一内部电源电路；其特征在于，包括：存储单元阵列，具有按行列状排列的多个存储单元；多个位线对，与各上述列对应配置，并与各对应列的存储单元连接；多条字线，与各上述行对应配置，并与各对应行的存储单元连接；及多个读出放大器，与上述多个位线对对应配置，在激活时对相对应的位线对的电位进行差动放大；各上述读出放大器在激活时、将对应位线对的高电位位线驱动到上述第一内部电源电压的电平；列选择信号产生装置，用于选择列选择信号；列选择门，将位线对与内部数据线对电气连接；以及外围电路，进行与上述多个行的行选择有关的动作。
-
公开(公告)号：CN1295333A
公开(公告)日：2001-05-16
申请号：CN00118637.X
申请日：2000-06-19
Applicant: 三菱电机株式会社
Abstract: 外部端子(118)和向内部电路的内部电源供给节点通过第1和第2晶体管(N112和N114)连接。在测试模式,第1和第2晶体管成为导通状态,电位从端子供给内部电路。在通常模式下,设置在端子与第1晶体管的栅极之间的第3晶体管(N110)成为导通状态,第1晶体管的栅极与外部端子耦合,第2晶体管成为截止状态。通过第1晶体管成为截止状态,加在端子上的下拉信号不会传达到内部。
-
公开(公告)号：CN1195862A
公开(公告)日：1998-10-14
申请号：CN97125560.1
申请日：1997-12-10
Applicant: 三菱电机株式会社
IPC: G11C11/34
CPC classification number: G11C11/4091 , G11C5/14 , G11C5/147 , G11C11/4074 , G11C11/4096
Abstract: 本发明具有由多个内部电源电压发生电路(1、2)产生的内部电源电压,并产生电压电平与供给读出放大器(6)的第1内部电源电压(VccA)相同的列选择信号(CSL),施加到连接位线对和内部数据线对的I/O门电路。使I/O门的电流驱动力相对地减小,以防止读出放大器的读出结点的急剧的电位变化。从而防止因内部数据线对的电压均衡不充分时的数据冲突而导致的读出放大器锁存数据的反转。
-
-
-
Search Results
4
records
(took 0.018 seconds)
