-
公开(公告)号：CN1150560C
公开(公告)日：2004-05-19
申请号：CN97118414.3
申请日：1997-09-04
Applicant: 三菱电机株式会社
IPC: G11C11/34
CPC classification number: G11C29/38
Abstract: 提供一种在I/O压缩模式时可从一个数据输入输出端子进行任何存储单元的数据的读出/写入的半导体存储器。把缩减读出切换电路1设置在DRAM的数据一致/不一致判定电路120和已缩减的一个数据输入输出端子161.1之间。通过使信号TER、φr1~φr4中之一的信号变成“H”电平，就可读出判定电路(120)的输出数据(DOT)和读出数据(D01~D04)中所需要的数据，并且能确定4个存储单元中哪一个存储单元是坏的。
-
公开(公告)号：CN1182537C
公开(公告)日：2004-12-29
申请号：CN00118637.X
申请日：2000-06-19
Applicant: 三菱电机株式会社
Abstract: 外部端子(118)和向内部电路的内部电源供给节点通过第1和第2晶体管(N112和N114)连接。在测试模式，第1和第2晶体管成为导通状态，电位从端子供给内部电路。在通常模式下，设置在端子与第1晶体管的栅极之间的第3晶体管(N110)成为导通状态，第1晶体管的栅极与外部端子耦合，第2晶体管成为截止状态。通过第1晶体管成为截止状态，加在端子上的下拉信号不会传达到内部。
-
公开(公告)号：CN1428788A
公开(公告)日：2003-07-09
申请号：CN02157461.8
申请日：2002-12-18
Applicant: 三菱电机株式会社
Inventor： 赤松宏
IPC: G11C11/401 , G11C29/00 , H01L27/10
CPC classification number: G11C29/785 , G11C29/24
Abstract: 通过备用地址变换回路，在数据写入时和数据读出时，使备用子字线的地址分配与正常子字线的地址分配不同。写入数据，使地址变换前和变换后的备用字线中存入相反的数据模式。发生多重选择时，由于在对应的位线上发生数据冲突，所以可以可靠地检测出多重选择。
-
公开(公告)号：CN1203425A
公开(公告)日：1998-12-30
申请号：CN98105434.X
申请日：1998-03-09
Applicant: 三菱电机株式会社
IPC: G11C11/34
CPC classification number: G11C29/84 , G11C29/842
Abstract: 提供一种在不使用备用存储单元时能使存取速度实现高速化的半导体存储装置。在SDRAM中,当不使用备用选择线SCSL时,在互补列地址信号/CAD0～/CAD7被确定的时刻t1开始对列选择线CSL的访问,当使用备用选择线SCSL时,在冗余列译码激活信号/SCE的电平被确定的时刻t2之前停止对列选择线CSL的访问。与在时刻t2之前总是使对列选择线CSL的访问停止的现有装置相比,能使存取速度实现高速化。
-
Patent Agency Ranking
公开(公告)号：CN1180930A
公开(公告)日：1998-05-06
申请号：CN97112950.9
申请日：1997-06-09
Applicant: 三菱电机株式会社
Inventor： 赤松宏
IPC: H01L21/66
CPC classification number: G11C29/02 , H01L23/544 , H01L2223/5444 , H01L2223/54473 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 一种半导体集成电路是否合格的判定方法及半导体集成电路。具有合格品熔丝切断工序61,只在通过晶片测试判定为合格品的情况下才切断熔丝。而且包括输入输出信号的规定的输入输出端子、根据从输入端子输入的输入信号产生判定是否合格用的测试信号S21的测试方式电路41以及具有只在通过晶片测试工序60判定为合格品的情况下才切断的熔丝74,并根据测试信号S21的输入来输出与熔丝有没有被切断对应的逻辑值S22的是否合格的确认电路44。
-
公开(公告)号：CN1143321C
公开(公告)日：2004-03-24
申请号：CN97112950.9
申请日：1997-06-09
Applicant: 三菱电机株式会社
Inventor： 赤松宏
CPC classification number: G11C29/02 , H01L23/544 , H01L2223/5444 , H01L2223/54473 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 一种半导体集成电路是否合格的判定方法及半导体集成电路。具有合格品熔丝切断工序(61)，只在通过晶片测试判定为合格品的情况下才切断熔丝。而且包括输入输出信号的规定的输入输出端子、根据从输入端子输入的输入信号产生判定是否合格用的测试信号(S21)的测试方式电路(41)以及具有只在通过晶片测试工序(60)判定为合格品的情况下才切断的熔丝(74)，并根据测试信号(S21)的输入来输出与熔丝有没有被切断对应的逻辑值(S22)的是否合格的确认电路(44)。
-
公开(公告)号：CN1156885A
公开(公告)日：1997-08-13
申请号：CN96122846.6
申请日：1996-10-17
Applicant: 三菱电机株式会社
IPC: G11C11/34 , G11C11/407 , H01L27/04
CPC classification number: G11C5/146 , G11C11/4074
Abstract: 一种检测电路(3)，接收写允许信号(/W)、列地址选通信号(/CAS)和输出控制信号(OEM)以便预先检测数据从输入/输出端(6)被输入的方式。在衬底电位产生电路(2)正常工作期间，当检测电路(3)检测到数据被输入的方式时，衬底电位保持电路(4)也工作，所以在数据从输入/输出端(6)实际被输入之前增大了衬底电位产生部分(1)的偏置能力。
-
公开(公告)号：CN1295333A
公开(公告)日：2001-05-16
申请号：CN00118637.X
申请日：2000-06-19
Applicant: 三菱电机株式会社
Abstract: 外部端子(118)和向内部电路的内部电源供给节点通过第1和第2晶体管(N112和N114)连接。在测试模式,第1和第2晶体管成为导通状态,电位从端子供给内部电路。在通常模式下,设置在端子与第1晶体管的栅极之间的第3晶体管(N110)成为导通状态,第1晶体管的栅极与外部端子耦合,第2晶体管成为截止状态。通过第1晶体管成为截止状态,加在端子上的下拉信号不会传达到内部。
-
公开(公告)号：CN1190782A
公开(公告)日：1998-08-19
申请号：CN97118414.3
申请日：1997-09-04
Applicant: 三菱电机株式会社
IPC: G11C11/34
CPC classification number: G11C29/38
Abstract: 提供一种在I/O缩减模式时可从一个数据输入输出端子进行任何存储单元的数据的读出/写入的半导体存储器。把缩减读出切换电路1设置在DRAM的数据一致/不一致判定电路120和已缩减的一个数据输入输出端子161.1之间。通过使信号TER、Φr1～Φr4中之一的信号变成“H”电平,就可读出判定电路120的输出数据DOT和读出数据DO1～DO4中所需要的数据,并且能确定4个存储单元中哪一个存储单元是坏的。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.019 seconds)
