半导体存储装置
    1.
    发明公开

    公开(公告)号:CN1203425A

    公开(公告)日:1998-12-30

    申请号:CN98105434.X

    申请日:1998-03-09

    Inventor: 赤松宏 森茂

    CPC classification number: G11C29/84 G11C29/842

    Abstract: 提供一种在不使用备用存储单元时能使存取速度实现高速化的半导体存储装置。在SDRAM中,当不使用备用选择线SCSL时,在互补列地址信号/CAD0~/CAD7被确定的时刻t1开始对列选择线CSL的访问,当使用备用选择线SCSL时,在冗余列译码激活信号/SCE的电平被确定的时刻t2之前停止对列选择线CSL的访问。与在时刻t2之前总是使对列选择线CSL的访问停止的现有装置相比,能使存取速度实现高速化。

    功率模块
    2.
    发明公开

    公开(公告)号:CN109671687A

    公开(公告)日:2019-04-23

    申请号:CN201811189176.0

    申请日:2018-10-12

    Abstract: 本发明得到功率模块,其能够减小所安装的散热鳍片的晃动,将由晃动引起的应力分散。向功率芯片(5a~5f)连接有功率端子(2)。向对功率芯片(5a~5f)进行控制的控制芯片(6、7)连接有控制端子(3)。将功率芯片(5a~5f)、控制芯片(6、7)、功率端子(2)以及控制端子(3)由模塑树脂覆盖而构成封装件(1)。在封装件(1)的没有功率端子(2)以及控制端子(3)凸出的彼此相对的侧面,分别设置有用于安装散热鳍片(10)的第1及第2凹部(4a、4b)。第1及第2凹部(4a、4b)不相对而是配置于彼此错开的位置。

    半导体模块
    4.
    发明公开
    半导体模块 审中-实审

    公开(公告)号:CN109964314A

    公开(公告)日:2019-07-02

    申请号:CN201680090950.5

    申请日:2016-11-22

    Abstract: 本发明具备:至少1组第1及第2开关器件,它们串联地插入至第1电位与比第1电位低的第2电位之间,互补地进行动作;第1及第2驱动电路,它们进行第1及第2开关器件的驱动控制,在半导体模块中,第1及第2驱动电路、至少1组第1及第2开关器件被封装于俯视形状为矩形的封装件,该半导体模块具备:控制端子,其设置为从封装件的第1及第2长边中的第1长边的侧面凸出,被输入第1及第2驱动电路的控制信号;输出端子,其设置为从第2长边的侧面凸出;第1主端子,其设置为从封装件的第1及第2短边中的第1短边的侧面凸出,被赋予第1电位;以及第2主端子(2),其设置为从第2短边的侧面凸出,被赋予第2电位。

    可以减少备用时耗电的同步式半导体存储器

    公开(公告)号:CN1153221C

    公开(公告)日:2004-06-09

    申请号:CN98105230.4

    申请日:1998-02-24

    Inventor: 森茂

    CPC classification number: G11C7/22

    Abstract: 内部时钟产生电路(200)根据芯片选择信号(ext./CS)的激活,把外部时钟信号(Ext.CLk)提供到时钟缓冲器电路(206)上。时钟缓冲器电路(206)与外部时钟信号(Ext.CLk)同步地产生内部时钟信号(int.CLk)。时钟输入控制电路(204)根据指示内部电路操作的激活的内部电路激活信号(φACT)的非激活,停止外部时钟信号(Ext.CLk)的传输,停止内部时钟(int.CLk)的产生操作。

    可以减少备用时耗电的同步式半导体存储器

    公开(公告)号:CN1204126A

    公开(公告)日:1999-01-06

    申请号:CN98105230.4

    申请日:1998-02-24

    Inventor: 森茂

    CPC classification number: G11C7/22

    Abstract: 内部时钟产生电路(200)根据芯片选择信号(ext./CS)的激活,把外部时钟信号Ext.CLk提供到时钟缓冲器电路(206)上。时钟缓冲器电路(206)与外部时钟信号(Ext.CLk)同步地产生内部时钟信号(int.CLk)。时钟输入控制电路(204)根据指示内部电路操作的激活的内部电路激活信号(ΦACT)的非激活,停止外部时钟信号Ext.CLk的传输,停止内部时钟(int.CLk)的产生操作。

    能适应高频系统时钟信号的同步半导体存储器

    公开(公告)号:CN1156887A

    公开(公告)日:1997-08-13

    申请号:CN96117919.8

    申请日:1996-12-24

    CPC classification number: G11C7/1057 G11C7/1051 G11C7/1072 G11C7/22

    Abstract: 在流水线脉冲串式EDO工作中,延迟电路215检测第一周期中内部列地址选通信号ZCASF从激活态到非激活态的改变,并使信号OEMB变成激活态。当写操作方式被指定且内部输出启动信号ZOEF处于激活态时,信号OEMB启动之后响应于内部列地址选通信号ZCASF的第一启动边,输出缓冲器控制信号OEM达到激活态。由于信号OEMB在信号ZCASF的第一周期中已处于激活态,响应于第二周期中信号ZCASF启动的信号OEM改变的延迟时间可缩短。

    功率模块
    8.
    发明授权

    公开(公告)号:CN109671687B

    公开(公告)日:2023-01-13

    申请号:CN201811189176.0

    申请日:2018-10-12

    Abstract: 本发明得到功率模块,其能够减小所安装的散热鳍片的晃动,将由晃动引起的应力分散。向功率芯片(5a~5f)连接有功率端子(2)。向对功率芯片(5a~5f)进行控制的控制芯片(6、7)连接有控制端子(3)。将功率芯片(5a~5f)、控制芯片(6、7)、功率端子(2)以及控制端子(3)由模塑树脂覆盖而构成封装件(1)。在封装件(1)的没有功率端子(2)以及控制端子(3)凸出的彼此相对的侧面,分别设置有用于安装散热鳍片(10)的第1及第2凹部(4a、4b)。第1及第2凹部(4a、4b)不相对而是配置于彼此错开的位置。

    半导体装置分拣系统及半导体装置

    公开(公告)号:CN109604191A

    公开(公告)日:2019-04-12

    申请号:CN201811152212.6

    申请日:2018-09-29

    Abstract: 目的在于提供能够使半导体装置具有表示多个电气特性的信息的技术。半导体装置分拣系统(10)具有:特性测定部(4),其对半导体装置(1)的电气特性进行测定;等级判别数据库(2),其用于将电气特性分类成等级;运算部(3),其将由特性测定部(4)测定出的半导体装置(1)的多个电气特性参照等级判别数据库(2)分别分类成多个等级;写入部(5),其将由运算部(3)分类出的多个等级变换成图形符号代码,将该图形符号代码形成于半导体装置(1);读取部(6),其从形成于半导体装置(1)的图形符号代码读取多个等级;以及分拣部(7),其基于由读取部(6)读取到的多个等级而对半导体装置(1)进行分拣。

    半导体模块以及半导体装置

    公开(公告)号:CN210296341U

    公开(公告)日:2020-04-10

    申请号:CN201690001801.2

    申请日:2016-11-15

    Abstract: 半导体模块(1)具备:半导体元件(23);第1引线框(10),其包含对半导体元件(23)进行载置的第1部分(11);封装部件(50),其将半导体元件(23)和第1部分(11)封装;以及散热部件(40),其与封装部件(50)一体化,且使在半导体元件(23)产生的热散出。散热部件(40)通过封装部件(50)而与半导体元件(23)以及第1部分(11)绝缘。因此,能够提供半导体模块(1),该半导体模块(1)能够应用于纵向型半导体元件,并且能够在安装至配线基板时确保半导体元件(23)与散热部件(40)之间的电绝缘。

Patent Agency Ranking