公开(公告)号：CN1190782A

公开(公告)日：1998-08-19

申请号：CN97118414.3

申请日：1997-09-04

Applicant: 三菱电机株式会社

Inventor： 堀畑修一 ,  赤松宏

IPC: G11C11/34

CPC classification number: G11C29/38

Abstract: 提供一种在I/O缩减模式时可从一个数据输入输出端子进行任何存储单元的数据的读出/写入的半导体存储器。把缩减读出切换电路1设置在DRAM的数据一致/不一致判定电路120和已缩减的一个数据输入输出端子161.1之间。通过使信号TER、Φr1～Φr4中之一的信号变成“H”电平,就可读出判定电路120的输出数据DOT和读出数据DO1～DO4中所需要的数据,并且能确定4个存储单元中哪一个存储单元是坏的。

公开(公告)号：CN1150560C

公开(公告)日：2004-05-19

申请号：CN97118414.3

申请日：1997-09-04

Applicant: 三菱电机株式会社

Inventor： 堀畑修一 ,  赤松宏

IPC: G11C11/34

CPC classification number: G11C29/38

Abstract: 提供一种在I/O压缩模式时可从一个数据输入输出端子进行任何存储单元的数据的读出/写入的半导体存储器。把缩减读出切换电路1设置在DRAM的数据一致/不一致判定电路120和已缩减的一个数据输入输出端子161.1之间。通过使信号TER、φr1~φr4中之一的信号变成“H”电平，就可读出判定电路(120)的输出数据(DOT)和读出数据(D01~D04)中所需要的数据，并且能确定4个存储单元中哪一个存储单元是坏的。