-
-
公开(公告)号：CN114446909A
公开(公告)日：2022-05-06
申请号：CN202111288167.9
申请日：2021-11-02
Applicant: 三星电子株式会社
Abstract: 一种集成电路装置包括：下基板；外围电路结构，其包括形成在下基板中的多个天线二极管；以及导电板，其包括拼块区域和围绕拼块区域的边缘区域。导电板覆盖外围电路结构的至少一部分。存储器单元阵列结构在竖直方向上隔着导电板的拼块区域与外围电路结构交叠。多个旁路布线结构连接在多个天线二极管与导电板之间。多个天线二极管优选位于导电板的边缘区域下方。
-
Patent Agency Ranking
公开(公告)号：CN114361176A
公开(公告)日：2022-04-15
申请号：CN202111063346.2
申请日：2021-09-10
Applicant: 三星电子株式会社
IPC: H01L27/11573 , H01L27/11568 , H01L27/11578
Abstract: 一种存储器件，包括：存储单元区域，存储单元区域包括在第一半导体衬底上彼此间隔开地堆叠的栅电极和沟道结构；以及外围电路区域，外围电路区域包括设置在第二半导体衬底上方的上金属线，第二半导体衬底设置在存储单元区域下方。第一半导体衬底包括第一区域和第二区域，在第一区域中第一半导体衬底与上金属线之间的距离具有第一值，在第二区域中第一半导体衬底与上金属线之间的距离具有小于第一值的第二值。用于操作存储器件的参考电压被传输到设置在第一区域下方的至少一条第一上金属线。因此，可以减小用于重要信号的耦合电容，同时保持连接部分的长度和公共源极线的电阻的大小。此外，可以降低存储器件的错误率。
-
-
公开(公告)号：CN116193864A
公开(公告)日：2023-05-30
申请号：CN202211492640.X
申请日：2022-11-25
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置。所述半导体装置包括：存储器单元区域，包括设置在第一半导体基底上的多个存储器单元，并且包括在第一半导体基底上彼此间隔开地堆叠的栅电极和穿过栅电极且连接到第一半导体基底的沟道结构；外围电路区域，包括具有第一导电类型杂质的第二半导体基底，并且包括控制多个存储器单元的外围电路，第二半导体基底具有在与第一半导体基底的上表面垂直的第一方向上面对第一半导体基底的上表面，其中，外围电路包括形成在第二半导体基底中的多个阱区域、设置在多个阱区域之间并且包括第一导电类型杂质的离子注入区域和多个天线二极管，多个天线二极管中的至少一个在第一方向上与离子注入区域叠置。
-
公开(公告)号：CN106571353B
公开(公告)日：2019-04-16
申请号：CN201610282522.4
申请日：2016-04-29
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L23/52
Abstract: 提供了一种半导体装置和一种焊盘布置，所述半导体装置包括：多个半导体器件，电连接到至少一个半导体器件的多条金属线，以及位于金属线上的保护层。保护层包括部分暴露金属线并且用作焊盘的多个开口区域。第一焊盘包括从至少一条金属线延伸的第一区域以及围绕第一区域并且与第一区域分开的至少一个第二区域。
-
公开(公告)号：CN106571353A
公开(公告)日：2017-04-19
申请号：CN201610282522.4
申请日：2016-04-29
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L23/52
CPC classification number: H01L22/32 , G01R1/067 , G01R31/28 , G11C5/025 , G11C29/1201 , G11C29/48 , G11C2029/5602 , H01L22/34 , H01L24/09 , H01L2224/08055 , H01L2224/09055 , H01L23/488 , H01L23/52 , H01L2224/09051 , H01L2224/091
Abstract: 提供了一种半导体装置和一种焊盘布置，所述半导体装置包括：多个半导体器件，电连接到至少一个半导体器件的多条金属线，以及位于金属线上的保护层。保护层包括部分暴露金属线并且用作焊盘的多个开口区域。第一焊盘包括从至少一条金属线延伸的第一区域以及围绕第一区域并且与第一区域分开的至少一个第二区域。
-
-
-
-
-
-
Search Results
7
records
(took 0.04 seconds)
