公开(公告)号：CN111128996B

公开(公告)日：2024-04-16

申请号：CN201910862801.1

申请日：2019-09-12

Applicant: 三星电子株式会社

Inventor： 金秀贞 ,  金仁模

IPC: H01L27/02

Abstract: 一种半导体器件包括：形成在衬底中的防护有源区域；多个晶体管，设置在与防护有源区域相邻的元件区域中，每个晶体管包括有源区域和交叉有源区域的栅极结构；以及二极管晶体管，设置在晶体管当中的第一晶体管和第二晶体管之间，并且具有连接到防护有源区域的二极管栅极结构、连接到第一晶体管的栅极结构的第一有源区域和连接到第二晶体管的栅极结构的第二有源区域。

公开(公告)号：CN116193864A

公开(公告)日：2023-05-30

申请号：CN202211492640.X

申请日：2022-11-25

Applicant: 三星电子株式会社

Inventor： 李先健 ,  金仁模 ,  金秀贞

IPC: H10B43/35 ,  H10B43/40

Abstract: 提供了一种半导体装置。所述半导体装置包括：存储器单元区域，包括设置在第一半导体基底上的多个存储器单元，并且包括在第一半导体基底上彼此间隔开地堆叠的栅电极和穿过栅电极且连接到第一半导体基底的沟道结构；外围电路区域，包括具有第一导电类型杂质的第二半导体基底，并且包括控制多个存储器单元的外围电路，第二半导体基底具有在与第一半导体基底的上表面垂直的第一方向上面对第一半导体基底的上表面，其中，外围电路包括形成在第二半导体基底中的多个阱区域、设置在多个阱区域之间并且包括第一导电类型杂质的离子注入区域和多个天线二极管，多个天线二极管中的至少一个在第一方向上与离子注入区域叠置。

公开(公告)号：CN115968203A

公开(公告)日：2023-04-14

申请号：CN202210911799.4

申请日：2022-07-29

Applicant: 三星电子株式会社

Inventor： 金秀贞 ,  任琫淳 ,  全哄秀

IPC: H10B41/50 ,  H10B41/27 ,  H10B43/50 ,  H10B43/27 ,  H10B43/35 ,  H10B41/35 ,  H10B41/41 ,  H10B43/40

Abstract: 提供了半导体装置和具有半导体装置的电子系统。所述半导体装置可以包括：堆叠体，在基底上沿第一方向延伸；分隔结构，在第一方向上延伸并且分别设置在堆叠体之间；垂直沟道，穿透每个堆叠体；位线，在与第一方向交叉的第二方向上延伸，每个垂直沟道与一对位线叠置；以及接触插塞，将位线连接到垂直沟道。每个堆叠体可以包括：多个电极，堆叠在基底上；以及至少两个上分隔图案，将所述多个电极中的上电极在第二方向上划分为多个部分。垂直沟道可以根据在第二方向上距一个分隔结构的距离而被分类为多种类型，并且每条位线可以连接到所有类型的垂直沟道。

公开(公告)号：CN114446909A

公开(公告)日：2022-05-06

申请号：CN202111288167.9

申请日：2021-11-02

Applicant: 三星电子株式会社

Inventor： 玉䈚玟 ,  金仁模 ,  金秀贞 ,  边大锡

IPC: H01L23/48 ,  H01L23/50 ,  H01L23/66 ,  H01Q1/12

Abstract: 一种集成电路装置包括：下基板；外围电路结构，其包括形成在下基板中的多个天线二极管；以及导电板，其包括拼块区域和围绕拼块区域的边缘区域。导电板覆盖外围电路结构的至少一部分。存储器单元阵列结构在竖直方向上隔着导电板的拼块区域与外围电路结构交叠。多个旁路布线结构连接在多个天线二极管与导电板之间。多个天线二极管优选位于导电板的边缘区域下方。

公开(公告)号：CN114361176A

公开(公告)日：2022-04-15

申请号：CN202111063346.2

申请日：2021-09-10

Applicant: 三星电子株式会社

Inventor： 金秀贞 ,  金仁模

IPC: H01L27/11573 ,  H01L27/11568 ,  H01L27/11578

Abstract: 一种存储器件，包括：存储单元区域，存储单元区域包括在第一半导体衬底上彼此间隔开地堆叠的栅电极和沟道结构；以及外围电路区域，外围电路区域包括设置在第二半导体衬底上方的上金属线，第二半导体衬底设置在存储单元区域下方。第一半导体衬底包括第一区域和第二区域，在第一区域中第一半导体衬底与上金属线之间的距离具有第一值，在第二区域中第一半导体衬底与上金属线之间的距离具有小于第一值的第二值。用于操作存储器件的参考电压被传输到设置在第一区域下方的至少一条第一上金属线。因此，可以减小用于重要信号的耦合电容，同时保持连接部分的长度和公共源极线的电阻的大小。此外，可以降低存储器件的错误率。

公开(公告)号：CN101458969A

公开(公告)日：2009-06-17

申请号：CN200810184653.4

申请日：2008-12-11

Applicant: 三星电子株式会社

Inventor： 金秀贞 ,  赵准永 ,  文珉洙

IPC: G11C29/00 ,  G06K17/00

CPC classification number: G11C13/0035 ,  G06F12/0238 ,  G06F2212/7211 ,  G11C11/15 ,  G11C13/0004 ,  G11C16/349

Abstract: 公开了一种半导体存储器系统及其磨损平衡方法。所述半导体存储器系统包括：非易失性存储器，其包括多个逻辑块，每个逻辑块被划分为多个条目；文件系统，其检测待存储的数据的类型，并且根据所述数据类型来分配用于存储数据的逻辑块或条目；和转换层，其根据所述数据类型来平衡所述逻辑块或条目的磨损程度。通过根据数据类型来管理逻辑块或条目的磨损程度，增加了所述半导体存储器系统的性能和寿命。

公开(公告)号：CN111128996A

公开(公告)日：2020-05-08

申请号：CN201910862801.1

申请日：2019-09-12

Applicant: 三星电子株式会社

Inventor： 金秀贞 ,  金仁模

IPC: H01L27/02

Abstract: 一种半导体器件包括：形成在衬底中的防护有源区域；多个晶体管，设置在与防护有源区域相邻的元件区域中，每个晶体管包括有源区域和交叉有源区域的栅极结构；以及二极管晶体管，设置在晶体管当中的第一晶体管和第二晶体管之间，并且具有连接到防护有源区域的二极管栅极结构、连接到第一晶体管的栅极结构的第一有源区域和连接到第二晶体管的栅极结构的第二有源区域。

公开(公告)号：CN101458969B

公开(公告)日：2013-06-19

申请号：CN200810184653.4

申请日：2008-12-11

Applicant: 三星电子株式会社

Inventor： 金秀贞 ,  赵准永 ,  文珉洙

IPC: G11C29/00 ,  G06K17/00

CPC classification number: G11C13/0035 ,  G06F12/0238 ,  G06F2212/7211 ,  G11C11/15 ,  G11C13/0004 ,  G11C16/349

Abstract: 公开了一种半导体存储器系统及其磨损平衡方法。所述半导体存储器系统包括：非易失性存储器，其包括多个逻辑块，每个逻辑块被划分为多个条目；文件系统，其检测待存储的数据的类型，并且根据所述数据类型来分配用于存储数据的逻辑块或条目；和转换层，其根据所述数据类型来平衡所述逻辑块或条目的磨损程度。通过根据数据类型来管理逻辑块或条目的磨损程度，增加了所述半导体存储器系统的性能和寿命。