-
公开(公告)号：CN107768377B
公开(公告)日：2023-11-07
申请号：CN201710595119.1
申请日：2017-07-20
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置，所述半导体装置包括：基底，包括主区和延伸区；垂直沟道结构，位于主区上；电极结构，包括堆叠在基底上的栅电极。垂直沟道结构在与基底的顶表面垂直的第一方向上延伸。栅电极包括线区和接触区。线区沿与第一方向垂直的第二方向从主区朝着延伸区延伸。接触区位于线区的端部上并且比线区厚。接触区之间的在第二方向上的间隔距离大于线区之间的在第一方向上的间隔距离。
-
公开(公告)号：CN107017264B
公开(公告)日：2021-04-23
申请号：CN201710037082.0
申请日：2017-01-18
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
Abstract: 本公开涉及存储器件。一种存储器件，其包括衬底、多个沟道柱、栅堆叠、层间绝缘层、多个第一沟槽、以及至少一个第二沟槽。衬底包括单元阵列区和连接区。沟道柱在单元阵列区中与衬底的上表面交叉。栅堆叠包括围绕单元阵列区中的构道柱的多个栅电极层。栅电极层在连接区中延伸至不同长度从而形成阶梯式结构。层间绝缘层在栅堆叠上。第一沟槽将栅堆叠和层间绝缘层划分成多个区域。所述至少一个第二沟槽在连接区中的层间绝缘层内并且在第一沟槽之间。
-
公开(公告)号：CN109841686A
公开(公告)日：2019-06-04
申请号：CN201811424893.7
申请日：2018-11-27
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 竖直型半导体装置包括：绝缘图案，其位于衬底上并且在与衬底的顶表面垂直的第一方向上彼此间隔开；沟道结构，其位于衬底上并且穿透绝缘图案；第一导电图案，其部分地填充在第一方向上彼此相邻的绝缘图案与沟道结构之间的间隙，并且在其表面中具有狭缝，狭缝在与衬底的顶表面平行的方向上延伸；以及，第二导电图案，其位于间隙中的第一导电图案上并填充狭缝。
-
Patent Agency Ranking
公开(公告)号：CN107017264A
公开(公告)日：2017-08-04
申请号：CN201710037082.0
申请日：2017-01-18
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
CPC classification number: H01L27/11568 , H01L27/11521 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L29/788 , H01L29/792 , H01L27/11551 , H01L27/11578
Abstract: 本公开涉及存储器件。一种存储器件，其包括衬底、多个沟道柱、栅堆叠、层间绝缘层、多个第一沟槽、以及至少一个第二沟槽。衬底包括单元阵列区和连接区。沟道柱在单元阵列区中与衬底的上表面交叉。栅堆叠包括围绕单元阵列区中的构道柱的多个栅电极层。栅电极层在连接区中延伸至不同长度从而形成阶梯式结构。层间绝缘层在栅堆叠上。第一沟槽将栅堆叠和层间绝缘层划分成多个区域。所述至少一个第二沟槽在连接区中的层间绝缘层内并且在第一沟槽之间。
-
公开(公告)号：CN109841686B
公开(公告)日：2024-12-17
申请号：CN201811424893.7
申请日：2018-11-27
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 竖直型半导体装置包括：绝缘图案，其位于衬底上并且在与衬底的顶表面垂直的第一方向上彼此间隔开；沟道结构，其位于衬底上并且穿透绝缘图案；第一导电图案，其部分地填充在第一方向上彼此相邻的绝缘图案与沟道结构之间的间隙，并且在其表面中具有狭缝，狭缝在与衬底的顶表面平行的方向上延伸；以及，第二导电图案，其位于间隙中的第一导电图案上并填充狭缝。
-
公开(公告)号：CN108573972B
公开(公告)日：2024-04-09
申请号：CN201810189474.3
申请日：2018-03-08
Applicant: 三星电子株式会社
Abstract: 提供一种三维半导体器件及其形成方法。三维半导体器件包括：基板，包括第一区域和第二区域；第一主分离图案和第二主分离图案，设置在基板上并交叉第一区域和第二区域；栅电极，设置在第一主分离图案与第二主分离图案之间并且形成堆叠栅极组，栅电极顺序地堆叠在第一区域上并且在从第一区域到第二区域的方向上延伸；以及至少一个次分离图案，设置在第二区域上、设置在第一主分离图案与第二主分离图案之间、并且穿透设置在第二区域上的栅电极。栅电极包括在第二区域上的焊盘部分，焊盘部分比设置在第一区域上的栅电极更厚并与至少一个次分离图案接触。
-
公开(公告)号：CN108573972A
公开(公告)日：2018-09-25
申请号：CN201810189474.3
申请日：2018-03-08
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L27/11582 , H01L27/11556
Abstract: 提供一种三维半导体器件及其形成方法。三维半导体器件包括：基板，包括第一区域和第二区域；第一主分离图案和第二主分离图案，设置在基板上并交叉第一区域和第二区域；栅电极，设置在第一主分离图案与第二主分离图案之间并且形成堆叠栅极组，栅电极顺序地堆叠在第一区域上并且在从第一区域到第二区域的方向上延伸；以及至少一个次分离图案，设置在第二区域上、设置在第一主分离图案与第二主分离图案之间、并且穿透设置在第二区域上的栅电极。栅电极包括在第二区域上的焊盘部分，焊盘部分比设置在第一区域上的栅电极更厚并与至少一个次分离图案接触。
-
公开(公告)号：CN107768377A
公开(公告)日：2018-03-06
申请号：CN201710595119.1
申请日：2017-07-20
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
CPC classification number: H01L21/76816 , H01L21/76877 , H01L23/5226 , H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L27/11551 , H01L27/11578
Abstract: 提供了一种半导体装置，所述半导体装置包括：基底，包括主区和延伸区；垂直沟道结构，位于主区上；电极结构，包括堆叠在基底上的栅电极。垂直沟道结构在与基底的顶表面垂直的第一方向上延伸。栅电极包括线区和接触区。线区沿与第一方向垂直的第二方向从主区朝着延伸区延伸。接触区位于线区的端部上并且比线区厚。接触区之间的在第二方向上的间隔距离大于线区之间的在第一方向上的间隔距离。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.039 seconds)
