-
公开(公告)号:CN107195776B
公开(公告)日:2021-11-02
申请号:CN201710152792.8
申请日:2017-03-15
Applicant: 三星电子株式会社
Abstract: 本公开提供了半导体器件。一种半导体器件包括在基板上的多个第一导电图案、在多个第一导电图案的每个上的第一选择图案、在第一选择图案上的第一结构、在第一结构上的多个第二导电图案、在多个第二导电图案的每个上的第二选择图案、在第二选择图案上的第二结构以及在第二结构上的多个第三导电图案。第一结构可以包括第一可变电阻图案和第一加热电极。第一可变电阻图案和第一加热电极可以彼此接触以在其间具有第一接触面积。第二导电图案可以与第一导电图案交叉。第二结构可以包括第二可变电阻图案和第二加热电极。第二可变电阻图案和第二加热电极可以彼此接触以在其间具有第二接触面积,第二接触面积可以不同于第一接触面积。
-
公开(公告)号:CN110867463A
公开(公告)日:2020-03-06
申请号:CN201910799037.8
申请日:2019-08-27
Applicant: 三星电子株式会社
Abstract: 一种可变电阻存储器件包括:沿第一方向延伸的字线;字线上沿与第一方向交叉的第二方向延伸的位线;位线和字线之间的开关图案;开关图案和字线之间的相变图案;以及相变图案和字线之间的底部电极,其中相变图案的底面积大于底部电极的顶面积,相变图案的厚度大于底部电极的厚度,并且其中底面积和顶面积沿第一方向和第二方向限定,以及厚度沿与第一方向和第二方向交叉的第三方向限定。
-
公开(公告)号:CN111048134A
公开(公告)日:2020-04-21
申请号:CN201910426834.1
申请日:2019-05-22
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 公开一种操作电阻式存储器装置的方法。一种用于增大读取裕度的操作电阻式存储器装置的方法包括:将写入脉冲施加到存储器单元,使得存储器单元被编程到目标电阻状态;以及将写入后脉冲施加到存储器单元,以增大处于目标电阻状态的存储器单元的电阻,其中,写入后脉冲作为具有至少n个阶梯电压电平的单个脉冲被施加,n是等于或大于2的整数,并且写入后脉冲的第n阶梯电压电平被设置为低于由写入后脉冲的第(n-1)阶梯电压电平改变的目标电阻状态的最小阈值电压电平。
-
公开(公告)号:CN110867463B
公开(公告)日:2025-03-25
申请号:CN201910799037.8
申请日:2019-08-27
Applicant: 三星电子株式会社
Abstract: 一种可变电阻存储器件包括:沿第一方向延伸的字线;字线上沿与第一方向交叉的第二方向延伸的位线;位线和字线之间的开关图案;开关图案和字线之间的相变图案;以及相变图案和字线之间的底部电极,其中相变图案的底面积大于底部电极的顶面积,相变图案的厚度大于底部电极的厚度,并且其中底面积和顶面积沿第一方向和第二方向限定,以及厚度沿与第一方向和第二方向交叉的第三方向限定。
-
公开(公告)号:CN111048134B
公开(公告)日:2025-01-14
申请号:CN201910426834.1
申请日:2019-05-22
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 公开一种操作电阻式存储器装置的方法。一种用于增大读取裕度的操作电阻式存储器装置的方法包括:将写入脉冲施加到存储器单元,使得存储器单元被编程到目标电阻状态;以及将写入后脉冲施加到存储器单元,以增大处于目标电阻状态的存储器单元的电阻,其中,写入后脉冲作为具有至少n个阶梯电压电平的单个脉冲被施加,n是等于或大于2的整数,并且写入后脉冲的第n阶梯电压电平被设置为低于由写入后脉冲的第(n‑1)阶梯电压电平改变的目标电阻状态的最小阈值电压电平。
-
公开(公告)号:CN107195776A
公开(公告)日:2017-09-22
申请号:CN201710152792.8
申请日:2017-03-15
Applicant: 三星电子株式会社
CPC classification number: H01L45/1675 , H01L27/2427 , H01L27/2481 , H01L45/06 , H01L45/065 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L27/222 , H01L45/16
Abstract: 本公开提供了半导体器件。一种半导体器件包括在基板上的多个第一导电图案、在多个第一导电图案的每个上的第一选择图案、在第一选择图案上的第一结构、在第一结构上的多个第二导电图案、在多个第二导电图案的每个上的第二选择图案、在第二选择图案上的第二结构以及在第二结构上的多个第三导电图案。第一结构可以包括第一可变电阻图案和第一加热电极。第一可变电阻图案和第一加热电极可以彼此接触以在其间具有第一接触面积。第二导电图案可以与第一导电图案交叉。第二结构可以包括第二可变电阻图案和第二加热电极。第二可变电阻图案和第二加热电极可以彼此接触以在其间具有第二接触面积,第二接触面积可以不同于第一接触面积。
-
公开(公告)号:CN101325179A
公开(公告)日:2008-12-17
申请号:CN200810093182.6
申请日:2008-04-24
Applicant: 三星电子株式会社
IPC: H01L21/82 , H01L21/768 , H01L27/24 , H01L23/522 , G11C11/56 , G11C16/02
CPC classification number: H01L27/2409 , H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/1273 , H01L45/141 , H01L45/1683
Abstract: 提供一种具有自对准电极的半导体存储器件的制造方法。在衬底上形成具有接触孔的层间绝缘层。形成部分地填充该接触孔的相变图形。形成包括自对准到相变图形并跨越层间绝缘层的位延伸的位线。该位延伸可以在相变图形上的接触孔中延伸。该位延伸与相变图形接触。
-
公开(公告)号:CN109698214A
公开(公告)日:2019-04-30
申请号:CN201811240519.1
申请日:2018-10-23
Applicant: 三星电子株式会社
IPC: H01L27/24
Abstract: 一种非易失性存储器件,包括:衬底、所述衬底上的第一电极、所述衬底上的第二电极、所述第一电极与所述第二电极之间的选择元件层、以及接触所述第一电极和所述第二电极中的任何一个电极的存储层。所述第一电极在第一方向上具有第一宽度。所述第二电极在垂直于所述第一方向的第二方向上与所述第一电极间隔开。所述第二电极在所述第一方向上具有第二宽度。所述选择元件层包括接触所述第一电极的第一掺杂层。所述第一掺杂层包括第一浓度的杂质。所述选择元件层包括接触所述第二电极的第二掺杂层。所述第二掺杂层包括低于所述第一浓度的第二浓度的所述杂质。
-
-
-
-
-
-
-