可变电阻存储器件及其制造方法

    公开(公告)号:CN107093612B

    公开(公告)日:2023-04-07

    申请号:CN201710085743.7

    申请日:2017-02-17

    Abstract: 本发明提供了可变电阻存储器件及其制造方法。该可变电阻存储器件包括:在基板上沿第一方向设置的第一导电线,每条第一导电线在交叉第一方向的第二方向上延伸,并且第一方向和第二方向平行于基板的顶表面;在第一导电线上方沿第二方向设置的第二导电线,每条第二导电线在第一方向上延伸;在第一导电线和第二导电线之间的存储单元,所述存储单元处于在基本上垂直于基板的顶表面的第三方向上交叠第一和第二导电线的每个区域中,并且所述存储单元包括可变电阻图案;以及在第一导电线和第二导电线之间的绝缘层结构,所述绝缘层结构覆盖存储单元并包括在第三方向上既不交叠第一导电线也不交叠第二导电线的区域的至少一部分中的空气间隙。

    存储器件
    2.
    发明授权

    公开(公告)号:CN107104122B

    公开(公告)日:2021-06-29

    申请号:CN201710090799.1

    申请日:2017-02-20

    Abstract: 本公开提供了存储器件。一种存储器件包括:多条第一导电线,彼此间隔开并在第一方向上延伸;多条第二导电线,彼此间隔开并在不同于第一方向的第二方向上延伸;第一存储单元,具有包括选择器件层、中间电极层、可变电阻层和顶电极层的结构;以及绝缘结构,在第二方向上与第一存储单元交替地布置在第二导电线下面,其中该绝缘结构具有比顶电极层的顶表面高的顶表面,第二导电线具有包括凸起部分和凹入部分的结构,该凸起部分连接到顶电极层的顶表面并且该凹入部分在凸起部分之间容纳该绝缘结构。

    半导体器件
    3.
    发明授权

    公开(公告)号:CN107195776B

    公开(公告)日:2021-11-02

    申请号:CN201710152792.8

    申请日:2017-03-15

    Abstract: 本公开提供了半导体器件。一种半导体器件包括在基板上的多个第一导电图案、在多个第一导电图案的每个上的第一选择图案、在第一选择图案上的第一结构、在第一结构上的多个第二导电图案、在多个第二导电图案的每个上的第二选择图案、在第二选择图案上的第二结构以及在第二结构上的多个第三导电图案。第一结构可以包括第一可变电阻图案和第一加热电极。第一可变电阻图案和第一加热电极可以彼此接触以在其间具有第一接触面积。第二导电图案可以与第一导电图案交叉。第二结构可以包括第二可变电阻图案和第二加热电极。第二可变电阻图案和第二加热电极可以彼此接触以在其间具有第二接触面积,第二接触面积可以不同于第一接触面积。

    存储器件以及包括该存储器件的电子设备

    公开(公告)号:CN107026169B

    公开(公告)日:2021-01-15

    申请号:CN201710060821.8

    申请日:2017-01-25

    Abstract: 本发明构思提供一种存储器件、包括该存储器件的电子设备以及制造该存储器件的方法,在该存储器件中,存储单元布置为具有小的电特性变化并从而提高可靠性。在存储器件中,在不同水平的存储单元可以用具有不同厚度的间隔物覆盖,这可以控制存储单元的电阻特性(例如设置电阻)并且减小存储单元的电特性的竖直变化。此外,通过调整间隔物的厚度,存储单元的感测裕度可以增加。

    存储器件
    5.
    发明公开

    公开(公告)号:CN107104122A

    公开(公告)日:2017-08-29

    申请号:CN201710090799.1

    申请日:2017-02-20

    Abstract: 本公开提供了存储器件。一种存储器件包括:多条第一导电线,彼此间隔开并在第一方向上延伸;多条第二导电线,彼此间隔开并在不同于第一方向的第二方向上延伸;第一存储单元,具有包括选择器件层、中间电极层、可变电阻层和顶电极层的结构;以及绝缘结构,在第二方向上与第一存储单元交替地布置在第二导电线下面,其中该绝缘结构具有比顶电极层的顶表面高的顶表面,第二导电线具有包括凸起部分和凹入部分的结构,该凸起部分连接到顶电极层的顶表面并且该凹入部分在凸起部分之间容纳该绝缘结构。

    存储器件
    6.
    发明公开

    公开(公告)号:CN112652643A

    公开(公告)日:2021-04-13

    申请号:CN202011548151.2

    申请日:2017-01-25

    Abstract: 本发明构思提供一种存储器件。在该存储器件中,存储单元布置为具有小的电特性变化并从而提高可靠性。在存储器件中,在不同水平的存储单元可以用具有不同厚度的间隔物覆盖,这可以控制存储单元的电阻特性(例如设置电阻)并且减小存储单元的电特性的竖直变化。此外,通过调整间隔物的厚度,存储单元的感测裕度可以增加。

    半导体器件及其制造方法

    公开(公告)号:CN107104104B

    公开(公告)日:2020-11-03

    申请号:CN201710075833.8

    申请日:2017-02-13

    Abstract: 本发明提供了存储器件及制造该存储器件的方法。存储器件的存储单元与第一电极线和第二电极线分开地形成,其中存储单元之上的第二电极线通过镶嵌工艺形成,从而避免与对存储单元之上的绝缘层过度地或不足地进行CMP相关的复杂情况。

    存储器件
    8.
    发明授权

    公开(公告)号:CN107104183B

    公开(公告)日:2019-09-27

    申请号:CN201710096969.7

    申请日:2017-02-22

    Abstract: 本公开提供一种存储器件。该存储器件包括:第一电极线层,包括在第一方向上在基板上延伸并彼此间隔开的多个第一电极线;第二电极线层,包括在第二方向上在第一电极线层上延伸并彼此间隔开的多个第二电极线,该第二方向不同于第一方向;以及存储单元层,包括位于多个第一电极线和多个第二电极线之间的多个交叉点处的多个第一存储单元,每个第一存储单元包括顺序地堆叠的选择器件层、中间电极和可变电阻层。可变电阻层的侧表面垂直于基板的顶表面或被倾斜以朝向可变电阻层的上部逐渐更宽。第一存储单元具有侧表面斜坡从而具有朝向其上部逐渐减小的宽度。

Patent Agency Ranking