-
公开(公告)号：CN117423723A
公开(公告)日：2024-01-19
申请号：CN202311621213.1
申请日：2023-11-29
Applicant: 芯长征微电子制造(山东)有限公司
IPC: H01L29/06 , H01L29/78 , H01L29/739 , H01L21/331 , H01L21/336
Abstract: 本发明涉及一种可提升超结结构雪崩耐量的功率器件及制备方法。其包括制备于半导体基板中心区的有源区以及位于所述有源区外圈的终端保护区，所述终端保护区环绕包围有源区，其中，在有源区内，包括正面元胞单元以及超结单元，其中，所述超结单元包括若干依次交替分布的第一导电类型柱与第二导电类型柱，所述第一导电类型柱的导电类型与半导体基板的导电类型相一致；对任一第二导电类型柱，包括若干依次外延填充在第二导电类型柱沟槽内的第二导电类型柱掺杂区，其中，依照在第二导电类型柱沟槽内外延填充的顺序，第二导电类型柱掺杂区的掺杂浓度依次增大。本发明能有效提升超结器件的雪崩能量，与现有工艺兼容。
-
公开(公告)号：CN119767696A
公开(公告)日：2025-04-04
申请号：CN202411953852.2
申请日：2024-12-27
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
Abstract: 本申请提供一种快恢复二极管及其制作方法。该快恢复二极管包括第一导电类型衬底及第一导电类型漂移层。第一导电类型漂移层位于第一导电类型衬底上。且第一导电类型漂移层包括多层外延层。其中，距离第一导电类型衬底最近的外延层的掺杂浓度低于第一导电类型衬底的掺杂浓度。且在沿第一导电类型衬底至第一导电类型漂移层的方向上，多层外延层的掺杂浓度逐渐降低，使得在反向恢复过程中，第一导电类型漂移层内的载流子的扫除速度逐渐降低。该快恢复二极管中，通过漂移层的结构设计使得载流子均匀分布，减小了导通电阻。同时优化电场分布，以控制载流子行为，实现软恢复过程，有效降低了开关损耗。该制作方法整体工艺步骤简单，成本低廉。
-
公开(公告)号：CN117577674A
公开(公告)日：2024-02-20
申请号：CN202311845973.0
申请日：2023-12-28
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
IPC: H01L29/739 , H01L23/552 , H01L21/331
Abstract: 本发明公开了一种减少EMI噪声的功率器件及制备方法，涉及半导体器件领域，包括第一导电类型衬底以及制备于衬底有源区内的若干元胞，元胞为沟槽型元胞；在所述有源区截面上，对任一沟槽型元胞，包括有源栅单元、第一副栅单元组以及第二副栅单元组，有源栅单元位于第一副栅单元组以及第二副栅单元组之间；第一副栅单元组至少包括一个副栅单元；第二副栅单元组至少包括一个副栅单元；副栅单元与衬底上方用于形成第一电极的第一电极金属电连接；在有源区截面上，相邻的元胞之间至少包括一个伪栅单元；伪栅单元、有源栅单元均与衬底上方用于形成第二电极的第二电极金属电连接。该功率器件在降低开关损耗的同时减少了器件的EMI噪声。
-
公开(公告)号：CN119855211A
公开(公告)日：2025-04-18
申请号：CN202411988934.0
申请日：2024-12-31
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
Abstract: 本申请提供一种沟槽型功率器件及其制作方法，该功率器件包括半导体层，以及位于半导体层中的元胞功能区、屏蔽结构及接地结构。元胞功能区包括多个沟槽栅。屏蔽结构包括至少一屏蔽区域，屏蔽区域经过多个沟槽栅的下方延伸。接地结构包括至少一接地区域，接地区域接地。其中，至少一接地区域与同一屏蔽区域电性连接以构成屏蔽接地单元。屏蔽接地单元的导电类型与半导体层导电类型不同。该功率器件通过屏蔽接地单元减弱多个沟槽栅的底部的电场集中程度，提高功率器件的可靠性。对屏蔽接地单元的结构设置，可以在保证良好屏蔽保护效果的同时，保证功率器件的沟道密度，提升功率器件的导通能力，且整体结构简单。该制作方法工艺步骤简单。
-
公开(公告)号：CN119855210A
公开(公告)日：2025-04-18
申请号：CN202411988923.2
申请日：2024-12-31
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
Abstract: 本申请提供一种高可靠性功率器件及其制作方法，该功率器件包括第一导电类型外延层、元胞区及第一金属。其中，元胞区位于第一导电类型外延层中且包括多个元胞。元胞包括沟槽栅、第二导电类型接地屏蔽区及肖特基区。沟槽栅包括沟槽。第二导电类型接地屏蔽区包覆沟槽的一侧及底部的至少一部分。肖特基区位于第二导电类型接地屏蔽区远离沟槽的一侧。第一金属位于第一导电类型外延层上方。第一金属与第二导电类型接地屏蔽区电性连接且与肖特基区具有肖特基接触。该功率器件中第二导电类型接地屏蔽区的设置，有助于实现功率器件的高可靠性。且元胞中集成的肖特基二极管，可以降低功率器件的开关损耗。该制作方法工艺简单易实现。
-
Patent Agency Ranking
公开(公告)号：CN116435344A
公开(公告)日：2023-07-14
申请号：CN202310572379.2
申请日：2023-05-18
Applicant: 芯长征微电子制造(山东)有限公司 , 江苏芯长征微电子集团股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种高可靠性沟槽型SiC功率半导体器件及制备方法。在所述SiC功率半导体器件的截面上，对沟槽型元胞，包括位于第一导电类型外延层内的元胞沟槽、分布于所述元胞沟槽两侧的第二导电类型屏蔽区以及用于包裹所述第二导电类型屏蔽区内侧的第一导电类型载流子存储区，其中，第一导电类型载流子存储区以及第二导电类型屏蔽区均呈阶梯式分布状态；第一导电类型载流子存储区以及第二导电类型屏蔽区相应的底部均位于元胞沟槽槽底的下方；元胞沟槽两侧的第一导电类型载流子存储区与第一导电类型外延层接触，并通过第一导电类型外延层间隔。本发明能有效降低栅极氧化层处的最大电场，同时保证功率半导体器件具有较小的导通电阻。
-
公开(公告)号：CN119767694A
公开(公告)日：2025-04-04
申请号：CN202411953848.6
申请日：2024-12-27
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
Abstract: 本申请提供一种快恢复二极管及其制作方法。该快恢复二极管包括第一导电类型衬底及第一导电类型漂移层。第一导电类型漂移层位于第一导电类型衬底上方。第一导电类型漂移层包括第一区域与第二区域。第二区域位于第一区域与第一导电类型衬底之间。其中，在第一导电类型漂移层至第一导电类型衬底的方向上，第一区域的掺杂浓度逐渐降低；第二区域内具有一高掺杂浓度峰，高掺杂浓度峰的掺杂浓度高于第一区域的掺杂浓度的最低值。该快恢复二极管，基于第一导电类型漂移层，改善了载流子在正向导通和反向恢复过程中的分布与运动，降低开关损耗和减少电磁干扰，并改善了在全电流状态下的反向恢复特性，提升了可靠性。该制作方法制作步骤简单。
-
公开(公告)号：CN119562491A
公开(公告)日：2025-03-04
申请号：CN202411558300.1
申请日：2024-11-04
Applicant: 芯长征微电子制造(山东)有限公司
IPC: H05K7/20 , H01L23/473 , H01L23/367
Abstract: 树形水路结构及其冷却装置，包括分隔挡板，用于划分水路空间；进出水口，分别设置在分隔挡板的对角区域，实现分隔挡板内的液体流通；导流块，位于分隔挡板中心位置，将主流路径的水流分为两股，提高水流分布均匀性；一级分水结构，其数量为两个并呈月牙形，两个一级分水结构对称设置于导流块两侧，且凹向导流块本发明结构紧凑、合理，操作方便，本发明的树形水路结构及散热冷却装置，通过巧妙的设计和优化，实现了水流的均匀分布和高效散热。多种类型的散热冷却装置，满足了不同场景下的散热需求，提高了空间利用率和产品的竞争力。同时，本发明的结构设计合理，制造成本低，易于推广和应用。
-
公开(公告)号：CN119421425A
公开(公告)日：2025-02-11
申请号：CN202411277160.0
申请日：2024-09-12
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
Abstract: 本发明公开了一种可抑制短路振荡的IGBT器件及制备方法，涉及半导体器件领域，包括半导体基板以及制备于所述半导体基板中心区的有源区；所述半导体基板包括第一导电类型漂移区，所述第一导电类型为N型；所述有源区内包括若干并列分布的元胞，对于任一元胞，包括若干个载流子调整单元；所述载流子调整单元位于第一导电类型漂移区内，以使第一导电类型漂移区内的电子浓度减小且空穴浓度增加，该IGBT器件能够有效抑制短路振荡现象。
-
公开(公告)号：CN118016723A
公开(公告)日：2024-05-10
申请号：CN202410157525.X
申请日：2024-02-04
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
IPC: H01L29/861 , H01L21/329 , H01L29/06
Abstract: 本发明涉及一种FCE二极管及制备方法，尤其是一种可提升空穴注入效率的FCE二极管及制备方法。按照本发明提供的技术方案，一种可提升空穴注入效率的FCE二极管，所述FCE二极管包括：半导体衬底，呈N导电类型；阳极结构，制备于所述半导体衬底的正面；FCE型阴极结构，制备于所述半导体衬底的背面，其中，所述FCE型阴极结构包括阴极N+区、阴极P+区以及与半导体衬底适配电连接的阴极隔离金属；阴极N+区通过阴极隔离金属与阴极P+区间隔，且阴极隔离金属与所间隔的阴极N+区以及阴极P+区均欧姆接触。本发明可提升反向恢复阶段的空穴注入效率，降低阴极的接触效果，与现有工艺兼容，安全可靠。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.071 seconds)
