-
公开(公告)号：CN119855211A
公开(公告)日：2025-04-18
申请号：CN202411988934.0
申请日：2024-12-31
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
Abstract: 本申请提供一种沟槽型功率器件及其制作方法，该功率器件包括半导体层，以及位于半导体层中的元胞功能区、屏蔽结构及接地结构。元胞功能区包括多个沟槽栅。屏蔽结构包括至少一屏蔽区域，屏蔽区域经过多个沟槽栅的下方延伸。接地结构包括至少一接地区域，接地区域接地。其中，至少一接地区域与同一屏蔽区域电性连接以构成屏蔽接地单元。屏蔽接地单元的导电类型与半导体层导电类型不同。该功率器件通过屏蔽接地单元减弱多个沟槽栅的底部的电场集中程度，提高功率器件的可靠性。对屏蔽接地单元的结构设置，可以在保证良好屏蔽保护效果的同时，保证功率器件的沟道密度，提升功率器件的导通能力，且整体结构简单。该制作方法工艺步骤简单。
-
公开(公告)号：CN119855210A
公开(公告)日：2025-04-18
申请号：CN202411988923.2
申请日：2024-12-31
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
Abstract: 本申请提供一种高可靠性功率器件及其制作方法，该功率器件包括第一导电类型外延层、元胞区及第一金属。其中，元胞区位于第一导电类型外延层中且包括多个元胞。元胞包括沟槽栅、第二导电类型接地屏蔽区及肖特基区。沟槽栅包括沟槽。第二导电类型接地屏蔽区包覆沟槽的一侧及底部的至少一部分。肖特基区位于第二导电类型接地屏蔽区远离沟槽的一侧。第一金属位于第一导电类型外延层上方。第一金属与第二导电类型接地屏蔽区电性连接且与肖特基区具有肖特基接触。该功率器件中第二导电类型接地屏蔽区的设置，有助于实现功率器件的高可靠性。且元胞中集成的肖特基二极管，可以降低功率器件的开关损耗。该制作方法工艺简单易实现。
-
公开(公告)号：CN116435344A
公开(公告)日：2023-07-14
申请号：CN202310572379.2
申请日：2023-05-18
Applicant: 芯长征微电子制造(山东)有限公司 , 江苏芯长征微电子集团股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种高可靠性沟槽型SiC功率半导体器件及制备方法。在所述SiC功率半导体器件的截面上，对沟槽型元胞，包括位于第一导电类型外延层内的元胞沟槽、分布于所述元胞沟槽两侧的第二导电类型屏蔽区以及用于包裹所述第二导电类型屏蔽区内侧的第一导电类型载流子存储区，其中，第一导电类型载流子存储区以及第二导电类型屏蔽区均呈阶梯式分布状态；第一导电类型载流子存储区以及第二导电类型屏蔽区相应的底部均位于元胞沟槽槽底的下方；元胞沟槽两侧的第一导电类型载流子存储区与第一导电类型外延层接触，并通过第一导电类型外延层间隔。本发明能有效降低栅极氧化层处的最大电场，同时保证功率半导体器件具有较小的导通电阻。
-
公开(公告)号：CN119767695A
公开(公告)日：2025-04-04
申请号：CN202411953849.0
申请日：2024-12-27
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
Abstract: 本申请提供一种快恢复二极管及其制作方法，该快恢复二极管包括第一导电类型衬底及第一导电类型半导体层，第一导电类型半导体层位于第一导电类型衬底上，第一导电类型半导体层中具有至少一掺杂浓度峰，每一掺杂浓度峰与第一导电类型衬底之间的距离，小于掺杂浓度峰与第一导电类型半导体层远离第一导电类型衬底的一面之间的距离。该快恢复二极管，基于第一导电类型半导体层的结构，即具有至少一掺杂浓度峰，使得快恢复二极管的反向恢复特性及开关损耗均得到改善，且通过掺杂浓度峰的形态参数的调整，即可使得快恢复二极管满足不同应用场景的特定性能需求。该制作方法，整体工艺步骤简单，适于规模化生产。
-
公开(公告)号：CN119767696A
公开(公告)日：2025-04-04
申请号：CN202411953852.2
申请日：2024-12-27
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
Abstract: 本申请提供一种快恢复二极管及其制作方法。该快恢复二极管包括第一导电类型衬底及第一导电类型漂移层。第一导电类型漂移层位于第一导电类型衬底上。且第一导电类型漂移层包括多层外延层。其中，距离第一导电类型衬底最近的外延层的掺杂浓度低于第一导电类型衬底的掺杂浓度。且在沿第一导电类型衬底至第一导电类型漂移层的方向上，多层外延层的掺杂浓度逐渐降低，使得在反向恢复过程中，第一导电类型漂移层内的载流子的扫除速度逐渐降低。该快恢复二极管中，通过漂移层的结构设计使得载流子均匀分布，减小了导通电阻。同时优化电场分布，以控制载流子行为，实现软恢复过程，有效降低了开关损耗。该制作方法整体工艺步骤简单，成本低廉。
-
Patent Agency Ranking
公开(公告)号：CN119767694A
公开(公告)日：2025-04-04
申请号：CN202411953848.6
申请日：2024-12-27
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
Abstract: 本申请提供一种快恢复二极管及其制作方法。该快恢复二极管包括第一导电类型衬底及第一导电类型漂移层。第一导电类型漂移层位于第一导电类型衬底上方。第一导电类型漂移层包括第一区域与第二区域。第二区域位于第一区域与第一导电类型衬底之间。其中，在第一导电类型漂移层至第一导电类型衬底的方向上，第一区域的掺杂浓度逐渐降低；第二区域内具有一高掺杂浓度峰，高掺杂浓度峰的掺杂浓度高于第一区域的掺杂浓度的最低值。该快恢复二极管，基于第一导电类型漂移层，改善了载流子在正向导通和反向恢复过程中的分布与运动，降低开关损耗和减少电磁干扰，并改善了在全电流状态下的反向恢复特性，提升了可靠性。该制作方法制作步骤简单。
-
公开(公告)号：CN119421425A
公开(公告)日：2025-02-11
申请号：CN202411277160.0
申请日：2024-09-12
Applicant: 江苏芯长征微电子集团股份有限公司 , 芯长征微电子制造(山东)有限公司
Abstract: 本发明公开了一种可抑制短路振荡的IGBT器件及制备方法，涉及半导体器件领域，包括半导体基板以及制备于所述半导体基板中心区的有源区；所述半导体基板包括第一导电类型漂移区，所述第一导电类型为N型；所述有源区内包括若干并列分布的元胞，对于任一元胞，包括若干个载流子调整单元；所述载流子调整单元位于第一导电类型漂移区内，以使第一导电类型漂移区内的电子浓度减小且空穴浓度增加，该IGBT器件能够有效抑制短路振荡现象。
-
公开(公告)号：CN117116937A
公开(公告)日：2023-11-24
申请号：CN202311199175.5
申请日：2023-09-18
Applicant: 芯长征微电子制造(山东)有限公司 , 江苏芯长征微电子集团股份有限公司
IPC: H01L27/06 , H01L29/06 , H01L21/8222
Abstract: 本发明公开了一种RC‑IGBT器件结构及制备方法。包括具有第一导电类型的衬底、制备于所述衬底正面的正面元胞结构以及制备于所述衬底背面的背面结构。所述背面结构包括与衬底背面对应的集电区、制备于衬底内的第一导电类型缓冲层以及用于在正向导通时阻挡载流子流通的载流子阻挡单元；正向导通时，通过载流子阻挡单元以及隔离单元阻挡载流子从所述第二导电类型集电区上方流向所述第一导电类型集电区，加快所述第二导电类型集电区与所述衬底构成的PN结开启，使RC‑IGBT器件进入双极导通状态。本发明能消除RC‑IGBT器件的Snapback效应，有效提高器件耐压。
-
公开(公告)号：CN118016725A
公开(公告)日：2024-05-10
申请号：CN202410157528.3
申请日：2024-02-04
Applicant: 江苏芯长征微电子集团股份有限公司
IPC: H01L29/861 , H01L21/329 , H01L29/06
Abstract: 本发明涉及一种FCE二极管及制备方法，尤其是一种具备寿命控制的FCE二极管及制备方法。按照本发明提供的技术方案，一种具备寿命控制的FCE二极管，所述FCE二极管包括：半导体衬底，呈N导电类型；FCE阴极结构，制备于半导体衬底的背面，至少包括阴极N+区以及阴极P+区，阴极N+区与邻近所述阴极N+区的阴极P+区接触；寿命控制单元，制备于半导体衬底内，至少包括与阴极P+区适配的阴极P+寿命控制区，其中，所述阴极P+寿命控制区仅对所述阴极P+区进行载流子寿命控制调节。本发明可使FCE二极管的导通压降和反向恢复实现更好的折衷，与现有FCE二极管的制备工艺兼容。
-
公开(公告)号：CN118016724A
公开(公告)日：2024-05-10
申请号：CN202410157527.9
申请日：2024-02-04
Applicant: 江苏芯长征微电子集团股份有限公司
IPC: H01L29/861 , H01L21/329 , H01L29/06
Abstract: 本发明涉及一种二极管及制备方法，尤其是一种具有阴极隔离的FCE二极管及制备方法。按照本发明提供的技术方案，一种具有阴极隔离的FCE二极管，所述FCE二极管包括：FCE二极管本体，包括半导体衬底以及制备于所述半导体衬底背面的FCE阴极结构，其中，FCE阴极结构包括阴极N+区以及阴极P+区；绝缘隔离体，用于将FCE阴极结构内阴极N+区与相邻的阴极P+区绝缘隔离，且阴极N+区、阴极P+区均与所述绝缘隔离体接触。本发明可改善正向导通压降，并在反向恢复过程中，弱化阴极电场的同时，提高了空穴向基区注入的效率，提升反向恢复的软度。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.058 seconds)
