-
公开(公告)号:CN118969743A
公开(公告)日:2024-11-15
申请号:CN202411020529.X
申请日:2024-07-29
申请人: 华进半导体封装先导技术研发中心有限公司
IPC分类号: H01L23/31 , H01L23/48 , H01L23/488 , H01L23/485 , H01L21/60 , H01L21/56
摘要: 本发明公开一种高密度的扇出封装结构,包括芯片;第一互连层,其设置于所述芯片表面,包括重布线路;集成器件,所述集成器件设置于所述第一互连层上;金属柱,其第一端与所述第一互连层连接;塑封层,其包覆所述金属柱及所述集成器件,但露出所述金属柱的第二端面及所述集成器件的背部;第二互连层,其设置于所述塑封层的第二表面,且包括重布线电路,所述重布线电路与所述金属柱的第二端和集成器件电连接;以及外接焊球,其设置与所述第二互连层的外接焊盘处。封装内部集成了ASIC、DDR芯片和IPD集成无源器件,封装面积更小,成本更低且缩短了工艺周期,可应用于服务器、数据中心、高性能计算等领域。
-
公开(公告)号:CN118741878A
公开(公告)日:2024-10-01
申请号:CN202410945368.9
申请日:2024-07-15
申请人: 华进半导体封装先导技术研发中心有限公司
摘要: 本发明涉及一种线路间绝缘测试基板的形成方法,其特征在于,包括:在载体的正面和反面均压合粘接层和带有保护金属层的第一金属层;在载体两侧的第一金属层表面制备精细线路,得到带有精细线路的载体;在载体的正面和反面依次压合第一绝缘层、芯板基材和第二绝缘层,其中压合后精细线路嵌入第一绝缘层;将保护金属层和第一金属层分离;以及通过闪蚀去除第一金属层。本发明的方法制备基板时,精细线路嵌入ABF材料中,闪蚀药水对线路的侧面没有腐蚀作用,显著提升精细线路加工的良率,降低对干膜曝光机的要求,铜线路没有钻蚀,实现铜线路的宽度可控。
-
公开(公告)号:CN118613062A
公开(公告)日:2024-09-06
申请号:CN202410705051.8
申请日:2024-05-31
申请人: 上海先方半导体有限公司 , 华进半导体封装先导技术研发中心有限公司
发明人: 苏鹏
摘要: 本发明涉及半导体封装技术领域,提出一种构造多芯片封装结构的方法及多芯片封装结构。该方法包括下列步骤:构造三维集成深沟槽电容器(3D‑IDTC);提供双面互连的高带宽存储芯片(HBM)以及双面互连的系统级芯片(SOC);以及将所述三维集成深沟槽电容器、所述双面互连的高带宽存储芯片以及所述双面互连的系统级芯片封装以形成多芯片封装结构。本发明通过堆叠多个具有DTC和TSV的硅晶圆,可以获得N倍的电容和更低的等效串联电感特性,同时在SOC周围布置3D集成深沟槽电容器,其互连距离短,可以快速实现大电容的电源去耦。
-
公开(公告)号:CN112908860B
公开(公告)日:2024-07-12
申请号:CN202110062927.8
申请日:2021-01-18
申请人: 上海先方半导体有限公司 , 华进半导体封装先导技术研发中心有限公司
IPC分类号: H01L21/48 , H01L23/367 , H01L23/473
摘要: 本发明提供了一种高带宽内存结构及其制作方法,包括:形成基板,在基板上附连芯片;形成散热盖体于芯片之上;制备水冷散热系统,所述水冷散热系统具有三维蜂窝状的微槽道;将水冷散热系统附连于所述散热盖体之上,在微槽道内灌入制冷液;使导热管依次穿过水冷散热系统及散热盖体,直至到达芯片的表面。
-
公开(公告)号:CN118156212A
公开(公告)日:2024-06-07
申请号:CN202410290245.6
申请日:2024-03-13
申请人: 华进半导体封装先导技术研发中心有限公司
IPC分类号: H01L21/687 , H01L21/60
摘要: 本发明涉及半导体器件封装技术领域,公开了一种封装夹具、封装方法及封装系统,封装夹具包括载荷板、背板和连接件;载荷板,具有多个台阶式凹槽,台阶式凹槽由台阶底面以及与台阶底面连接的两个相对设置的台阶侧面组成;背板,通过连接件与载荷板具有台阶式凹槽的一侧表面连接;多个台阶式凹槽用于放置封装组件,且半导体芯片远离封装基板的一侧表面与一个台阶底面抵接,封装基板通过另一个台阶底面被压在背板靠近载荷板的一侧表面上,其中,封装组件包括封装基板和半导体芯片。本发明能够有效控制封装过程中封装组件的翘曲,提升大尺寸芯片封装后的平整度,降低成本。
-
公开(公告)号:CN118156182A
公开(公告)日:2024-06-07
申请号:CN202410287576.4
申请日:2024-03-12
申请人: 华进半导体封装先导技术研发中心有限公司
摘要: 本发明涉及基板制备技术领域,公开了优化基板的固化工艺参数的方法、装置、设备及介质,方法包括:基于固化温度曲线,确定基板对应的最佳固化温度,固化温度曲线用于表征固化温度随升温速率变化的情况,固化温度曲线包括凝胶温度曲线、预固化温度曲线和后固化温度曲线;基于最佳固化温度,确定第一固化度曲线,第一固化度曲线用于表征在最佳固化温度下,基板的固化度随固化时间变化的情况,固化时间包括凝胶时间、预固化时间和后固化时间;基于第一固化度曲线,确定最佳固化温度对应的最佳固化时间。本发明能够快速准确的确定基板的固化工艺参数组合,避免大量的实验验证,从而缩短实验周期,提高工艺开发效率。
-
公开(公告)号:CN118039644A
公开(公告)日:2024-05-14
申请号:CN202410188987.8
申请日:2024-02-20
申请人: 华进半导体封装先导技术研发中心有限公司
IPC分类号: H01L27/06 , H01L23/48 , H01L23/482 , H01L23/485 , H01L21/768 , H01L21/822 , H01L21/60
摘要: 本发明涉及一种集成电压调节模块的有源转接板结构及其制造方法。该结构包括:有源转接板;硅通孔,所述硅通孔布置在所述有源转接板上;电压调节模块,所述电压调节模块布置在所述有源转接板上;微凸点,所述微凸点布置在所述有源转接板的第一表面;凸点,所述凸点布置在所述有源转接板的第二表面;芯片模块,所述芯片模块通过所述微凸点与所述有源转接板电连接;基板,所述基板通过所述凸点与所述有源转接板电连接;所述电压调节模块与所述芯片模块和/或所述硅通孔电连接。该转接板结构,将电压调节模块从PCB或者基板转移到有源转接板上,有利于提高输入电源电压、降低电流,减少了路径上接口和硅通孔带来的焦耳热损失提高了供电效率,有助于提高芯片模块的可靠性和寿命。
-
公开(公告)号:CN117976633A
公开(公告)日:2024-05-03
申请号:CN202410136222.X
申请日:2024-01-30
申请人: 华进半导体封装先导技术研发中心有限公司
IPC分类号: H01L23/482 , H01L23/485 , H01L23/488 , H01L23/13 , H01L23/473 , H01L21/60
摘要: 本发明涉及芯片封装领域,公开了一种扇出型封装结构及其制备方法;扇出型封装结构包括第一半导体载板、目标芯片、塑封层、第一微流道及第二半导体载板;目标芯片设置于第一半导体载板的凹槽内,塑封层设置于所述第一半导体载板的顶部;塑封层包括铜柱和硅桥;铜柱和硅桥设置在目标芯片的背离凹槽的一侧;第一微流道设置于第一半导体载板内;第二半导体载板设置于第一半导体载板背离目标芯片的一侧表面上。本发明有效满足了扇出型封装结构内芯片之间的电连接要求,且扇出型封装结构成本更低、散热效果更佳。
-
公开(公告)号:CN114335206B
公开(公告)日:2024-05-03
申请号:CN202111638595.X
申请日:2021-12-29
申请人: 华进半导体封装先导技术研发中心有限公司 , 上海先方半导体有限公司
IPC分类号: H01L31/024 , H01L31/101 , H01L31/18 , G01B11/00
摘要: 本发明提供一种位置探测器及其制备方法,所述位置探测器包括:半导体衬底层;位于所述半导体衬底层中的顶部区域的光敏层和环绕所述光敏层的边框掺杂层,所述边框掺杂层和所述光敏层的导电类型相同,所述边框掺杂层的掺杂浓度大于所述光敏层的掺杂浓度;位于所述边框掺杂层外侧的半导体衬底层上的加热件,所述加热件适于对所述边框掺杂层进行加热。本发明的位置探测器在探测面积较大的情况下兼顾实现可调整的高分辨率。
-
公开(公告)号:CN117895225A
公开(公告)日:2024-04-16
申请号:CN202410098682.8
申请日:2024-01-23
申请人: 华进半导体封装先导技术研发中心有限公司
摘要: 本发明提供一种基片集成波导背腔天线,包括基板以及位于基板的一侧依次层叠设置的第二介质板和第一介质板;馈电结构包括贯穿第二介质板和第一介质板的馈电通孔和驱动通孔,馈电通孔与基板连接产生电磁波,部分电磁波通过第二介质板和第一介质板传输至驱动通孔;辐射结构位于第一介质板远离基板的一侧表面,且具有“I”形辐射缝隙;若干金属通孔,贯穿第二介质板和第一介质板位于馈电结构和辐射结构的四周,将馈电产生的电磁波局限在馈电通孔和驱动通孔中,以在“I”形辐射缝隙处形成辐射。因此,本发明的基片集成波导背腔天线具有相对较低的剖面,易于与有源电路进一步的集成;还使得该天线的带宽增加,同时能够提高其增益。
-
-
-
-
-
-
-
-
-