-
公开(公告)号：CN102403997A
公开(公告)日：2012-04-04
申请号：CN201110208244.5
申请日：2011-07-22
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈炎辉
IPC: H03K19/0185
CPC classification number: H03K3/35613
Abstract: 一种电平移位器，包括：第一NMOS晶体管和第二NMOS晶体管，其栅极分别连接到反相的电路输入和电路输入，其源极接地，其漏极分别连接到电路输出和反相的电路输出。第一PMOS晶体管和第二PMOS晶体管的栅极分别连接到反相的电路输出和电路输出，其源极连接到高电压电源。第三PMOS晶体管，该第三PMOS晶体管是多独立栅极类型，其源极连接到第一PMOS晶体管的漏极，其漏极和背栅极连接到电路输出，其前栅极连接到反相的电路输入。第四PMOS晶体管是多独立栅极类型，其源极连接到第二PMOS晶体管的漏极，其漏极和背栅极连接到反相的电路输出，其前栅极连接到电路输入。
-
公开(公告)号：CN101840723A
公开(公告)日：2010-09-22
申请号：CN201010197245.X
申请日：2010-06-02
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C7/065 , G11C7/08 , G11C2207/005
Abstract: 本发明涉及一种感测放大器及其操作方法，该感测放大器具有一对晶体管(例如：晶体管P2与晶体管P3)用以在适切的状况条件下，致使在数据线DL与数据线DLB上的数据直接预设在感测放大器的内部节点(例如：节点S与节点SB)，从而可予以进行数据的读取。此外，晶体管P2与晶体管P3亦容许内部节点S与SB，共享由数据线DL与数据线DLB所构成的预先充电机制。
-
公开(公告)号：CN101795059A
公开(公告)日：2010-08-04
申请号：CN200910146179.0
申请日：2009-06-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H02M3/00
CPC classification number: G11C11/413 , G11C5/147
Abstract: 一种核心电源电压的供应方法、存储器阵列电路及集成电路，该存储器阵列电路具有随着一电源电压变化的一核心电源电压，包括一存储单元阵列，包括由核心电源电压所供电的多个静态随机存取存储单元，并且静态随机存取存储单元被排列成多个列与多个行；一电压产生电路，用以根据一参考电压，产生核心电源电压；以及一参考电压产生器，由一最大核心电源电压所供电，并接收电源电压，用以产生参考电压，其中核心电源电压会随着参考电压的变动而改变，直到核心电源电压相等于最大核心电源电压，并且参考电压为电源电压与一既定偏移电压的总合。本发明提供一种具有适应性的存储器核心电源电压的供应电路，使SRAM能有稳定的性能和静态噪声容限。
-
公开(公告)号：CN101740116A
公开(公告)日：2010-06-16
申请号：CN200910140788.5
申请日：2009-05-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/419
CPC classification number: G11C11/412
Abstract: 本发明揭露一种静态随机存取内存(static？random？access？memory，SRAM)单元，包含一对交错耦合反向器，含有第一储存节点，以及第一N型金属氧化物半导体晶体管，含有栅极，第一与第二源/漏极，分别与第一储存节点，读入字符线(read？word-line，RWL)以及第一读入位线(read？bit-line，RBL)相连，读入字符线以及第一读入位线在进行读取动作时被启动，而在进行写入动作时不被启动。
-
公开(公告)号：CN101256832A
公开(公告)日：2008-09-03
申请号：CN200710138365.0
申请日：2007-08-01
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C11/413
Abstract: 本发明提供一种排列成多个列与多个行的静态随机存取存储器(SRAM)存储单元的阵列，包含多个VSS线连接至所述静态随机存取存储器存储单元的VSS节点，每一VSS线连接至同一行的所述静态随机存取存储器存储单元。此多个VSS线包含连接至所述静态随机存取存储器存储单元第一行的第一VSS线；以及连接至所述静态随机存取存储器存储单元第二行的第二VSS线，其中第一VSS线与第二VSS线不互相连接。
-
Patent Agency Ranking
公开(公告)号：CN119418736A
公开(公告)日：2025-02-11
申请号：CN202411424805.9
申请日：2024-10-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 藤原英弘 , 粘逸昕 , 文卡特斯瓦拉·雷迪·科努杜拉 , 尼基尔·普里 , 陈炎辉
Abstract: 一种存储器器件包括存储器阵列和控制器，存储器阵列包括多个字线，每个字线可操作地耦合到存储器单元的相应组，控制器可操作地连接到存储器阵列。控制器被配置为接收第一地址信号，第一地址信号指示相对于控制器以第一距离物理布置的第一字线，通过具有第一脉冲宽度的第一信号来断言第一字线，接收第二地址信号，第二地址信号指示相对于控制器以第二距离物理布置的第二字线，通过具有第二脉冲宽度的第二信号来断言第二字线，并基于第一距离和第二距离调整第一脉冲宽度或第二脉冲宽度中的一个。本申请的实施例还公开了一种操作存储器器件的方法。
-
公开(公告)号：CN118038910A
公开(公告)日：2024-05-14
申请号：CN202410115356.3
申请日：2024-01-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器单元，包括第一、第二、第三和第四晶体管、第一和第二反相器以及第一和第二字线。第一反相器耦合到第一和第三晶体管。第二反相器耦合到第一反相器以及第一和第三晶体管。第一字线被配置为提供第一字线信号，位于衬底前侧上方的第一金属层上，并且耦合到第一和第三晶体管。第二字线被配置为提供第二字线信号，并且位于与衬底的前侧相反的衬底的背侧下方的第二金属层上，并且耦合到第二晶体管和第四晶体管。至少第一、第二、第三或第四晶体管在衬底的前侧上。本申请的实施例还公开了一种存储器单元阵列以及制造集成电路的方法。
-
公开(公告)号：CN113257295B
公开(公告)日：2024-04-12
申请号：CN202110178972.X
申请日：2021-02-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供用于存储器电路的系统和方法，该存储器电路包括响应于位线信号线和位线条信号线且被配置为存储数据位的位单元。预充电电路被配置为在读取操作之前对位线和位线条信号线之一进行充电，其中预充电电路包括第一预充电组件和第二预充电组件，第一和第二预充电组件可单独控制以对位线和位线条信号线充电。本发明的实施例还涉及存储器电路及控制多级预充电电路的方法。
-
-
公开(公告)号：CN109427391B
公开(公告)日：2022-09-20
申请号：CN201810934636.1
申请日：2018-08-16
Applicant: 台湾积体电路制造股份有限公司
Inventor： 赛赫尔·普列特·辛格 , 陈炎辉 , 廖宏仁
IPC: G11C11/419
Abstract: 一种半导体存储器件包括布置为多行和多列的存储器单元阵列，其中，每个存储器单元包括多个位单元晶体管。半导体存储器件还包括多个写入辅助电路，包括位于存储器单元阵列的每列内的一个或多个写入辅助电路，每个写入辅助电路配置为向同一列内的存储器单元提供核心电压并且在写入操作期间降低核心电压。存储器单元阵列和多个写入辅助电路具有共同的半导体布局。本发明的实施例还提供了用于半导体存储器件的写入辅助电路和半导体存储器件的控制方法。
-
-
-
-
-
-
-
-
-
Search Results
163
records
(took 0.034 seconds)
