公开(公告)号：CN116936614A

公开(公告)日：2023-10-24

申请号：CN202310968405.3

申请日：2023-08-02

Applicant: 合肥国家实验室 ,  北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 王桂磊 ,  张毅文 ,  孔真真

IPC: H01L29/41 ,  H01L29/66 ,  H01L29/06

Abstract: 本发明提供了一种量子比特电极及其设计方法、量子比特器件，该量子比特电极的设计方法通过外延技术生长硅基量子比特外延结构，并对表面进行综合形貌表征，设计一种随不同材料优化的量子比特电极结构与形状，并通过量子比特电极形状与分布进一步改善量子比特器件的总体应力情况，改善量子比特器件温变应变涨落，最终得到一种全新的量子比特电极结构，并利用优化的量子比特电极结构制备硅基量子比特器件，从而为大规模比特扩展提供更为稳定的量子比特器件单元阵列，即从微观上改善量子比特器件的应力涨落，这将对量子比特的操纵有着巨大的意义。

公开(公告)号：CN113471214B

公开(公告)日：2023-09-19

申请号：CN202110540902.4

申请日：2021-05-18

Applicant: 中国科学院微电子研究所 ,  广东省大湾区集成电路与系统应用研究院

Inventor： 亨利·H·阿达姆松 ,  王桂磊 ,  罗雪 ,  林鸿霄

IPC: H01L27/12 ,  H01L21/762

Abstract: 本发明涉及一种多层绝缘体上硅锗衬底结构，其包括由下至上依次堆叠的背衬硅层、第一绝缘层、第一硅锗层以及交替垂直堆叠在所述第一硅锗层上的n层第二绝缘层和n层第二硅锗层，并且靠近所述第一硅锗层的是所述第二绝缘层；所述第一硅锗层的硅锗材料的化学式为Si1‑yGey；所述第二硅锗层的硅锗材料的化学式为Si1‑zGez，0＜z≤0.5；其中，n为1以上的正整数；所述第二绝缘层存在贯穿所述第二绝缘层的凹槽；并且所述凹槽中充满与所述第二硅锗层的硅锗材料相同的硅锗材料。本发明还涉及一种多层绝缘体上硅锗衬底结构的制备方法。该衬底结构有利于减小器件的短沟道效应，同时有利于提升器件的开态电流，在小尺寸半导体器件的制备中有望得到应用。

公开(公告)号：CN116666356A

公开(公告)日：2023-08-29

申请号：CN202210148639.9

申请日：2022-02-17

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 徐康元 ,  王桂磊 ,  孔真真 ,  白国斌 ,  刘金彪

IPC: H01L23/532 ,  H01L21/768

Abstract: 本发明公开一种半导体器件及其制作方法、电子设备，涉及半导体制作技术领域，通过处理碳氮化硅层形成垂直接触孔，避免导电配线出现空隙或键孔现象，以提升半导体器件的工作性能。该半导体器件包括衬底；形成在所述衬底上的自下而上层叠设置的层间介质层和碳氮化硅层；所述碳氮化硅层和所述层间介质层中形成有连通的接触孔，所述接触孔的侧壁垂直于所述衬底；以及形成在所述接触孔内的导电配线。本发明还提供一种半导体器件的制作方法。该半导体器件应用在电子设备中。

公开(公告)号：CN116288185A

公开(公告)日：2023-06-23

申请号：CN202310173451.4

申请日：2023-02-28

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 卢年端 ,  耿玓 ,  王桂磊 ,  赵超 ,  李泠

IPC: C23C14/34 ,  B82Y40/00 ,  B82Y30/00 ,  H01L29/06 ,  H01L29/41 ,  C23C14/08 ,  C23C14/16

Abstract: 本申请实施例提供了一种模具、纳米线、制备方法及晶体管，涉及半导体器件技术领域，以解决目前纳米线制备方法的无法适用于所有材料，具有一定的局限性，存在制备过程复杂，制备难度较高，制备方法通用性较差的问题。所述模具包括：模具本体，所述模具本体包括至少一个条状的凹槽；其中，在垂直于所述凹槽长度延伸方向上的所述凹槽的内径小于或等于100纳米。通过上述凹槽可以制备横向尺寸为纳米级的条状物体，可以通过同一个模具多次制备同种规格的条状物体，通过改变凹槽沿凹槽长度延伸方向上的截面形状和/或垂直于凹槽长度延伸方向上的截面形状，改变凹槽的制备规格，从而可以提高模具的实用性，降低物体的制备难度，提高物体的制备速率。

公开(公告)号：CN113314394B

公开(公告)日：2023-06-16

申请号：CN202110412165.X

申请日：2021-04-16

Applicant: 中国科学院微电子研究所 ,  广东省大湾区集成电路与系统应用研究院

Inventor： 亨利·H·阿达姆松 ,  孔真真 ,  王桂磊

IPC: H01L21/02 ,  H01L21/762

Abstract: 本发明涉及一种半导体衬底及半导体结构的制备方法。一种半导体结构的制备方法，包括：在硅衬底上外延锗缓冲层，在所述锗缓冲层表面生长第一绝缘层；图形化刻蚀所述第一绝缘层，形成多个凹槽；外延生长Ge1‑x‑ySnxSiy层，0≤x

公开(公告)号：CN116230746A

公开(公告)日：2023-06-06

申请号：CN202310185144.8

申请日：2023-03-01

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 段新绿 ,  卢年端 ,  王桂磊 ,  赵超 ,  李泠

IPC: H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 本申请实施例提供了一种晶体管及其制备方法，涉及半导体器件技术领域，以解决目前的晶体管在小型化过程中，通过缩短沟道长度缩小晶体管的体积会导致短沟道效应，影响晶体管的性能的问题。该晶体管包括：衬底层；第一电极，所述第一电极设置于所述衬底层的一侧；第二电极，所述第二电极设置于所述第一电极远离所述衬底层的一侧；第一绝缘层，所述第一绝缘层设置于所述第一电极和所述第二电极之间；有源层，所述有源层贯穿于所述第一绝缘层，且所述有源层与所述第一电极和所述第二电极电连接。

公开(公告)号：CN116230532A

公开(公告)日：2023-06-06

申请号：CN202111478988.9

申请日：2021-12-06

Applicant: 中国科学院微电子研究所

Inventor： 孔真真 ,  王桂磊 ,  亨利·H·阿达姆松 ,  任宇辉

IPC: H01L21/335 ,  H01L21/336 ,  H01L29/775 ,  H01L29/78

Abstract: 本发明提供了一种半导体结构的制备方法及半导体结构，该制备方法先在虚拟衬底层上依次层叠形成至少一个叠层，每个叠层为采用高低温外延生长工艺先后形成的低温外延层和高温外延层，通过低温外延层来释放应变，使得含锗或/和含硅材料中的大部分位错和缺陷被限制在低温外延层。利用含锗或/和含硅材料的热膨胀系数在高低温生长过程中因温度变化导致不同的膨胀收缩比较大的特质，制备出张应变的叠层，利用低温外延层和高温外延层的刻蚀选择比不同，选择性刻蚀掉容纳位错质量较差的部分低温外延层，获得由支撑结构支撑的张应变的高温外延层，使形成的张应变的高温外延层具有更高的载流子迁移率优点，利于制备高载流子迁移率的发光器件和MOS器件。

公开(公告)号：CN116207135A

公开(公告)日：2023-06-02

申请号：CN202111448618.0

申请日：2021-11-30

Applicant: 中国科学院微电子研究所

Inventor： 孔真真 ,  王桂磊 ,  张毅文 ,  亨利·H·阿达姆松 ,  杜勇 ,  苗渊浩

IPC: H01L29/165 ,  H01L29/66

Abstract: 本发明提供了一种半导体结构及其制备方法，该半导体结构包括基底，基底上方形成有锗虚拟衬底层，锗虚拟衬底层上方形成有锗硅逆渐变缓冲层，锗硅逆渐变缓冲层上方形成有第一锗硅限制层，第一锗硅限制层上形成有锗量子阱层，锗量子阱层上形成有第二锗硅限制层，在第二锗硅限制层上形成有硅帽层。通过依次形成锗虚拟衬底层和锗硅逆渐变缓冲层，然后在锗硅逆渐变缓冲层上依次形成第一锗硅限制层、锗量子阱层和第二锗硅限制层，通过调节锗硅逆渐变缓冲层的过度程度，可调控锗量子阱层的应变大小，形成可限制载流子的包含高迁移率二维空穴气的异质结结构，改善核自旋干扰现象，便于与大规模硅基CMOS相兼容，降低制备成本。

公开(公告)号：CN116169176A

公开(公告)日：2023-05-26

申请号：CN202310263884.9

申请日：2023-03-17

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 杨冠华 ,  卢文栋 ,  卢年端 ,  王桂磊 ,  赵超 ,  李泠

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/51

Abstract: 本申请实施例提供了一种晶体管、制备方法及功率门控电路，涉及半导体技术领域，以解决目前的晶体管在膜层制备过程中容易造成栅绝缘层的表面与空气接触，从而导致在有源层生长的过程中造成沟道区域的界面态缺陷，使得晶体管的亚阈值摆幅增大，影响晶体管的开关性能的问题。该晶体管，包括：第一绝缘层；第二绝缘层，所述第二绝缘层设置于所述第一绝缘层的一侧；有源层，设置于所述第二绝缘层远离所述第一绝缘层的一侧，其中，所述有源层与所述第二绝缘层是通过相同的设备制备得到的。可以在第一绝缘层保证绝缘效果的情况下，统一有源层和第二绝缘层的制备方式，保证第二绝缘层的表面不与外部环境相接触，进而提高绝缘层与有源层之间的界面态水平。

公开(公告)号：CN111599760B

公开(公告)日：2023-05-23

申请号：CN202010495600.5

申请日：2020-06-03

Applicant: 中国科学院微电子研究所

Inventor： 王桂磊 ,  亨利·H·阿达姆松 ,  孔真真 ,  李俊杰 ,  刘金彪 ,  李俊峰 ,  殷华湘

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/78

Abstract: 本申请实施例提供了一种半导体器件及其制造方法，在衬底上可以形成介质层，在介质层中形成第一堆叠层和第二堆叠层，第一堆叠层和第二堆叠层的材料不完全相同，第一堆叠层形成于纵向贯穿介质层的第一通孔中，包括第一掺杂材料层、第一沟道层和第二掺杂材料层，第二堆叠层形成于纵向贯穿介质层的第二通孔中，包括第三掺杂材料层、第二沟道层和第四掺杂材料层，之后，可以在第一堆叠层中形成第一器件，以及在第二堆叠层中形成第二器件。这样，源漏之间存在纵向的沟道层，沟道层的长度与膜层的厚度相关，无需高成本高精度的刻蚀，因此能够利用较低的成本和简易的工艺得到小尺寸高性能的器件，此外，能够提供多样化的器件结构，更能满足用户需求。