-
公开(公告)号：CN107658305A
公开(公告)日：2018-02-02
申请号：CN201710774751.2
申请日：2017-08-31
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
CPC分类号： H01L27/11556 , H01L27/11524 , H01L27/1157 , H01L27/11582
摘要： 本发明提供了一种应用衬里的层叠结构刻蚀方法，通过形成衬里来保护刻蚀过程中通孔的侧壁不扩大，从而通过防止通孔开口部位特征尺寸(CD)的扩大，来保障刻蚀在垂直方向延伸的深度。本发明相对于传统工艺可使得通道的最大特征尺寸降低30％，实现贯穿层叠结构的全部各层；本发明的方法可适用于64层以及64层以上的层叠结构的刻蚀工序。
-
公开(公告)号：CN112768453B
公开(公告)日：2024-04-26
申请号：CN202110103308.9
申请日：2018-04-19
申请人： 长江存储科技有限责任公司
摘要： 公开了三维存储器设备的方法和结构。在一个示例中，存储器设备包括具有在第一区域中的一个或多个第一凹槽以及在第二区域中的一个或多个第二凹槽的衬底。衬层设置在第一区域中的所述一个或多个第一凹槽的侧壁和底部上方，并且外延生长材料形成在第二区域中的所述一个或多个第二凹槽中。一个或多个NAND串形成在设置在所述一个或多个第二凹槽中的外延生长材料上方，以及，一个或多个垂直结构形成在第一区域中的所述一个或多个第一凹槽上方。
-
公开(公告)号：CN114551463A
公开(公告)日：2022-05-27
申请号：CN202210166774.6
申请日：2018-05-03
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11578 , H01L27/11582 , H01L21/768 , H01L23/48 , H01L23/522
摘要： 公开了三维(3D)存储器件的互连结构和形成互连结构的方法的实施例。在示例中，3D NAND存储器件包括半导体衬底、设置于半导体衬底上的交替堆叠层、以及在衬底的隔离区域上的垂直延伸通过交替堆叠层的电介质结构。此外，交替堆叠层邻接电介质结构的侧壁表面，并且电介质结构由电介质材料形成。3D存储器件额外包括垂直延伸通过电介质结构和隔离区域的一个或多个贯穿阵列触点，以及垂直延伸通过交替堆叠层的一个或多个沟道结构。
-
公开(公告)号：CN111354737B
公开(公告)日：2021-02-19
申请号：CN202010283422.X
申请日：2018-08-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11578
摘要： 本公开提供一种三维存储器件的结构和制作方法。在一实例中，一种制作三维存储器件的方法包括：在基底上设置材料层，在材料层之一阵列形成区域中形成多个沟道形成孔以及邻近多个沟道形成孔之多个牺牲孔，根据沟道形成孔而形成多个半导体沟道以及根据牺牲孔的至少一个而形成至少一个栅缝隙(GLS)，其中栅缝隙中的至少一个的位置与多个牺牲孔中的至少一个重叠。
-
公开(公告)号：CN110168731B
公开(公告)日：2020-08-25
申请号：CN201880005478.X
申请日：2018-08-08
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11578 , H01L27/11573
摘要： 多个实施例公开了一种3D存储器件，包括基底；多个导体层，设置于该基底上；多个NAND串，设置于该基底上；以及多个缝隙结构，设置于该基底上。多个NAND串可垂直于该基底排列且以具有多个六角形的六角形晶格取向的方式排列。每个六角形包括三对的侧边，且第一对的侧边垂直于第一方向且平行于第二方向。该第二方向垂直于该第一方向。多个缝隙结构可沿该第一方向延伸。
-
公开(公告)号：CN111540751A
公开(公告)日：2020-08-14
申请号：CN202010394864.1
申请日：2018-03-01
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11582
摘要： 本文公开了三维(3D)存储器件的源极结构和用于制作3D存储器件的源极结构的方法。在一个示例中，NAND存储器件包括衬底(102)、交替导体/介电质堆叠(142)、NAND串(130)、源极导体层(144)以及源极接触件(132)。交替导体/介电质堆叠(142)包括位于衬底(102)上的多个导体/介电质对。NAND串(130)垂直延伸穿过交替导体/介电质堆叠(142)。源极导体层(144)位于交替导体/介电质堆叠(142)上并接触NAND串(130)的一端。源极接触件(132)包括与源极导体层(144)接触的一端。NAND串(130)经由源极导体层(144)而电连接于源极接触件(132)。源极导体层(144)包括一个或多个导通区，每个导通区包括金属、金属合金及金属硅化物中的一种或多种。
-
公开(公告)号：CN110140211B
公开(公告)日：2020-07-28
申请号：CN201880005367.9
申请日：2018-09-07
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11517
摘要： 公开了3D存储器件和制造方法。该方法可以包括：在衬底上形成交替电介质堆叠(S101)；形成穿透绝缘连接层和交替电介质堆叠的沟道孔(S102)；在沟道孔的底部形成外延层(S103)；形成覆盖沟道孔的侧壁和外延层的顶表面的功能层(S104)；形成覆盖功能层的保护层(S105)；去除在沟道孔的底部上的部分的功能层和保护层以形成暴露外延层的凹槽(S106)；横向扩展凹槽以暴露外延层的更大的表面(S107)；去除保护层(S108)；形成沟道结构以覆盖功能层以及外延层的暴露表面(S109)；将交替电介质堆叠转换为交替导体/电介质堆叠(S110)。
-
公开(公告)号：CN110419104B
公开(公告)日：2020-05-22
申请号：CN201880005197.4
申请日：2018-08-08
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11582 , H01L27/1157 , H01L23/532 , H01L21/285 , H01L21/02 , H01L21/768
摘要： 公开了一种形成3D存储装置的方法。该方法包括：于一基底上形成交替导体/绝缘体叠层；形成缝隙垂直地贯穿该交替导体/绝缘体叠层；于该缝隙的侧壁上形成隔离层；形成第一导电层覆盖该隔离层；对该第一导电层进行等离子体处理，并于该等离子体处理之后进行第一掺杂工艺；形成第二导电层覆盖该第一导电层并填入该缝隙；对该第二导电层进行第二掺杂工艺，并于该第二掺杂工艺之后进行快速热结晶工艺；移除该第一导电层与该第二导电层的上部，以于该缝隙中形成一凹陷；以及于该凹陷中形成第三导电层。
-
公开(公告)号：CN110402495B
公开(公告)日：2020-05-22
申请号：CN201880005362.6
申请日：2018-03-01
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11582 , H01L27/1157
摘要： 本文公开了三维(3D)存储器件的源极结构和用于制作3D存储器件的源极结构的方法。在一个示例中，NAND存储器件包括衬底(102)、交替导体/介电质堆叠(142)、NAND串(130)、源极导体层(144)以及源极接触件(132)。交替导体/介电质堆叠(142)包括位于衬底(102)上的多个导体/介电质对。NAND串(130)垂直延伸穿过交替导体/介电质堆叠(142)。源极导体层(144)位于交替导体/介电质堆叠(142)上并接触NAND串(130)的一端。源极接触件(132)包括与源极导体层(144)接触的一端。NAND串(130)经由源极导体层(144)而电连接于源极接触件(132)。源极导体层(144)包括一个或多个导通区，每个导通区包括金属、金属合金及金属硅化物中的一种或多种。
-
公开(公告)号：CN109196643B
公开(公告)日：2019-11-05
申请号：CN201880000865.4
申请日：2018-06-12
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157
摘要： 公开了三维存储器件的方法和结构。在示例中，存储器件包括设置在衬底上的第一交替导体/电介质堆叠层和设置在第一交替导体/电介质堆叠层之上的碳化硅层。第二交替导体/电介质堆叠层设置在碳化硅层上。存储器件包括相对于衬底的表面正交地延伸通过第一交替导体/电介质堆叠层并且处于设置在多个凹陷中的外延生长材料之上的一个或多个第一结构，以及相对于衬底的表面正交地延伸通过第二交替导体/电介质堆叠层的一个或多个第二结构。一个或多个第二结构在一个或多个第一结构中的对应结构之上大体上对准。
-
-
-
-
-
-
-
-
-
搜索结果
131 条记录 (耗时 0.044 秒)
