-
公开(公告)号：CN111354733A
公开(公告)日：2020-06-30
申请号：CN202010400546.1
申请日：2018-03-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11551 , H01L27/11578 , H01L23/544 , H01L21/68
摘要： 本文公开了一种三维存储组件和用于控制三维存储组件形成过程中的光阻修整速率的方法。在一实施例，该方法包括，在基底上形成绝缘体叠层，沿着第一方向测量第一修整标记与该光阻层之间的第一距离，以及沿着第一方向修整光阻层。该方法还包括使用修整后的光阻层作为蚀刻掩模蚀刻绝缘体叠层以形成阶梯，使用第一修整标记作为蚀刻掩模形成第二修整标记，以及测量第二修整标记和修整后的光阻层之间的第二距离，将第一距离与第二距离进行比较，以确定实际光阻修整速率与估计的光阻修整速率之间的差值，以及基于上述差值调整光阻修整参数。
-
公开(公告)号：CN110140213B
公开(公告)日：2020-06-26
申请号：CN201880005575.9
申请日：2018-03-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11578 , H01L27/1157 , H01L27/11551
摘要： 公开了三维(3D)存储器件(200)及其制作方法。NAND存储器件(200)包括衬底(202)、在衬底(202)上的多个NAND串(230)、在NAND串(230)上的一或多个外围器件、在周边组件上方的单晶硅层、以及在外围器件与NAND串(230)之间的一个或多个互连层。NAND存储器件(200)包括键合接口(219)，阵列互连层与外围互连层在所述接口处接触。
-
公开(公告)号：CN110088900B
公开(公告)日：2020-06-26
申请号：CN201880005225.2
申请日：2018-03-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11551 , H01L27/11578 , H01L23/544 , H01L21/68
摘要： 本文公开了一种三维存储组件和用于控制三维存储组件形成过程中的光阻修整速率的方法。在一实施例，该方法包括，在基底上形成绝缘体叠层，沿着第一方向测量第一修整标记与该光阻层之间的第一距离，以及沿着第一方向修整光阻层。该方法还包括使用修整后的光阻层作为蚀刻掩模蚀刻绝缘体叠层以形成阶梯，使用第一修整标记作为蚀刻掩模形成第二修整标记，以及测量第二修整标记和修整后的光阻层之间的第二距离，将第一距离与第二距离进行比较，以确定实际光阻修整速率与估计的光阻修整速率之间的差值，以及基于上述差值调整光阻修整参数。
-
公开(公告)号：CN111223867B
公开(公告)日：2021-02-19
申请号：CN202010221823.2
申请日：2018-03-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11524 , H01L27/11551 , H01L27/11526
摘要： 公开了3D存储器件的贯穿阵列触点结构及其制造方法的实施例。存储器件包括设置于第一衬底上的交替堆叠层。交替堆叠层包括第一区域与第二区域，所述第一区域包括介电质交替堆叠，所述第二区域包括导体/介电质交替堆叠。存储器件还包括：垂直延伸穿过交替堆叠层以将第一区域与第二区域横向分离的阻隔结构；位于第一区域中的多个贯穿阵列触点，每个贯穿阵列触点垂直延伸穿过介电质交替堆叠；与贯穿阵列触点相接触的阵列互连层；在第二衬底上形成的外围电路以及在外围电路上形成的外围连接层。阵列互连层键合到外围互连层上，使得外围电路与至少一个贯穿阵列触点电连接。
-
公开(公告)号：CN111900173A
公开(公告)日：2020-11-06
申请号：CN202010805284.7
申请日：2018-03-01
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11529 , H01L27/11531 , H01L27/11573
摘要： 3D NAND存储器设备(200)包括：衬底(202)；在衬底(202)上的、包括阶梯结构(212)的交替堆叠层(216)；垂直延伸穿过交替堆叠层(216)的阻挡结构(124、235)。交替堆叠层(216)包括介电质交替堆叠(214)和导体/介电质交替堆叠(210)。介电质交替堆叠(214)包括：至少被阻挡结构(124、235)环绕的介电层对。导体/介电质交替堆叠(210)包括导体/介电层对。存储器设备(200)还包括沟道结构(218)和狭缝结构(228)、蚀刻停止层(226)以及第一接触，所述沟道结构与狭缝结构中的每一者垂直延伸穿过导体/介电质交替堆叠(210)，所述蚀刻停止层(226)位于沟道结构(218)的一端上。以下各项中的每一项与各第一接触中的一个相接触：位于阶梯结构(212)中的导体/介电质交替堆叠(210)中的导体层(206)、蚀刻停止层(226)、以及狭缝结构(228)。
-
公开(公告)号：CN111223867A
公开(公告)日：2020-06-02
申请号：CN202010221823.2
申请日：2018-03-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11524 , H01L27/11551 , H01L27/11526
摘要： 公开了3D存储器件的贯穿阵列触点结构及其制造方法的实施例。存储器件包括设置于第一衬底上的交替堆叠层。交替堆叠层包括第一区域与第二区域，所述第一区域包括介电质交替堆叠，所述第二区域包括导体/介电质交替堆叠。存储器件还包括：垂直延伸穿过交替堆叠层以将第一区域与第二区域横向分离的阻隔结构；位于第一区域中的多个贯穿阵列触点，每个贯穿阵列触点垂直延伸穿过介电质交替堆叠；与贯穿阵列触点相接触的阵列互连层；在第二衬底上形成的外围电路以及在外围电路上形成的外围连接层。阵列互连层键合到外围互连层上，使得外围电路与至少一个贯穿阵列触点电连接。
-
公开(公告)号：CN110088900A
公开(公告)日：2019-08-02
申请号：CN201880005225.2
申请日：2018-03-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11551 , H01L27/11578 , H01L23/544 , H01L21/68
摘要： 本文公开了一种三维存储组件和用于控制三维存储组件形成过程中的光阻修整速率的方法。在一实施例，该方法包括，在基底上形成绝缘体叠层，沿着第一方向测量第一修整标记与该光阻层之间的第一距离，以及沿着第一方向修整光阻层。该方法还包括使用修整后的光阻层作为蚀刻掩模蚀刻绝缘体叠层以形成阶梯，使用第一修整标记作为蚀刻掩模形成第二修整标记，以及测量第二修整标记和修整后的光阻层之间的第二距离，将第一距离与第二距离进行比较，以确定实际光阻修整速率与估计的光阻修整速率之间的差值，以及基于上述差值调整光阻修整参数。
-
公开(公告)号：CN111540751B
公开(公告)日：2021-07-02
申请号：CN202010394864.1
申请日：2018-03-01
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11582
摘要： 本文公开了三维(3D)存储器件的源极结构和用于制作3D存储器件的源极结构的方法。在一个示例中，NAND存储器件包括衬底(102)、交替导体/介电质堆叠(142)、NAND串(130)、源极导体层(144)以及源极接触件(132)。交替导体/介电质堆叠(142)包括位于衬底(102)上的多个导体/介电质对。NAND串(130)垂直延伸穿过交替导体/介电质堆叠(142)。源极导体层(144)位于交替导体/介电质堆叠(142)上并接触NAND串(130)的一端。源极接触件(132)包括与源极导体层(144)接触的一端。NAND串(130)经由源极导体层(144)而电连接于源极接触件(132)。源极导体层(144)包括一个或多个导通区，每个导通区包括金属、金属合金及金属硅化物中的一种或多种。
-
公开(公告)号：CN110402495A
公开(公告)日：2019-11-01
申请号：CN201880005362.6
申请日：2018-03-01
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11582 , H01L27/1157
摘要： 本文公开了三维(3D)存储器件的源极结构和用于制作3D存储器件的源极结构的方法。在一个示例中，NAND存储器件包括衬底(102)、交替导体/介电质堆叠(142)、NAND串(130)、源极导体层(144)以及源极接触件(132)。交替导体/介电质堆叠(142)包括位于衬底(102)上的多个导体/介电质对。NAND串(130)垂直延伸穿过交替导体/介电质堆叠(142)。源极导体层(144)位于交替导体/介电质堆叠(142)上并接触NAND串(130)的一端。源极接触件(132)包括与源极导体层(144)接触的一端。NAND串(130)经由源极导体层(144)而电连接于源极接触件(132)。源极导体层(144)包括一个或多个导通区，每个导通区包括金属、金属合金及金属硅化物中的一种或多种。
-
公开(公告)号：CN110249283A
公开(公告)日：2019-09-17
申请号：CN201880005495.3
申请日：2018-03-01
申请人： 长江存储科技有限责任公司
IPC分类号： G05F1/56
摘要： 一种低压差稳压器(100)包括第一开关晶体管(104)、比较器(102)以及米勒电容器(106)。第一开关晶体管(104)的第一端子连接至负载(108)，而第一开关晶体管(104)的第二端子连接至电源电压。比较器(102)的第一输入端子连接至参考电压(Vref)，比较器(102)的第二输入端子连接至第一开关晶体管(104)的第一端子，且比较器(102)的输出端子连接至第一开关晶体管(104)的控制端子。米勒电容器(106)的第一端子连接至第一开关晶体管(104)的控制端子，且米勒电容器(106)的第二端子连接至第一开关晶体管(104)的第一端子以及负载(108)。
-
-
-
-
-
-
-
-
-
搜索结果
25 条记录 (耗时 0.035 秒)
