-
公开(公告)号：CN113675206B
公开(公告)日：2024-05-17
申请号：CN202110824497.9
申请日：2018-10-11
申请人： 长江存储科技有限责任公司
摘要： 本公开内容的各方面提供了一种半导体器件并涉及垂直存储器件。半导体器件包括栅极层和绝缘层，栅极层和绝缘层沿垂直于半导体器件的衬底的第一方向交替地堆叠在衬底上的第一区域中。栅极层和绝缘层在第二区域中以台阶形式堆叠。半导体器件包括设置在第一区域中的沟道结构。沟道结构和栅极层以串联配置形成晶体管叠层，其中栅极层是晶体管的栅极。该半导体器件包括：触点结构，设置在第二区域中，以及第一虚设沟道结构，设置在第二区域中并围绕触点结构。第一虚设沟道结构被图案化为具有与沟道结构的第二形状不同的第一形状。
-
公开(公告)号：CN109037227B
公开(公告)日：2024-05-10
申请号：CN201811110733.5
申请日：2018-09-21
申请人： 长江存储科技有限责任公司
摘要： 本申请公开了一种3D存储器件及其制造方法。3D存储器件包括：叠层结构，所述叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；贯穿所述叠层结构的多个沟道柱；位于所述叠层结构的第一表面和第二表面之一上的多条位线；以及位于所述叠层结构的所述第一表面和第二表面另一个上的公共源线，其中，所述多个沟道柱的一端分别连接到所述多条位线中的相应位线，另一端共同连接到所述公共源线。该3D存储器件采用分别位于3D存储器件堆叠结构的第一表面和第二表面的公共源线和位线，与单面布线相比，可以降低布线密度，增加布线宽度、减小寄生电阻和寄生电容，提高存储密度和访问速度，从而提高3D存储器件的良率和可靠性。
-
公开(公告)号：CN113241350B
公开(公告)日：2023-07-18
申请号：CN202110745130.8
申请日：2018-08-06
申请人： 长江存储科技有限责任公司
摘要： 公开一种半导体结构。半导体结构包括设置于基底(101)之上的阶梯结构(800)。阶梯结构(800)包括复数层堆叠层，其中各堆叠层包括设置于第二材料层(840)的一部分之上的第一材料层(502)。阶梯结构(800)还包括多个连接垫(820)，其中各连接垫(820)设置于相应的堆叠层的第二材料层(840)的另一部分之上。
-
公开(公告)号：CN112864167B
公开(公告)日：2023-05-12
申请号：CN202110274782.8
申请日：2019-01-31
申请人： 长江存储科技有限责任公司
摘要： 本发明涉及一种3D NAND存储器及其形成方法。所述3D NAND存储器的所述形成方法包括：提供半导体衬底，所述半导体衬底上形成有第一堆叠结构，所述第一堆叠结构中具有第一沟道孔，所述第一沟道孔底部的半导体衬底中具有凹槽；在所述凹槽中形成半导体外延层；在所述半导体外延层表面形成金属硅化物层；在所述第一沟道孔侧壁和底部上形成电荷存储层；刻蚀所述第一沟道孔底部上的电荷存储层以及部分金属硅化物层，形成暴露出半导体外延层表面的开口；在所述开口中形成第二沟道层，所述第二沟道层与所述半导体外延层相接触。本发明保证第一沟道孔的特征尺寸保持不变或变化很小，从而保证工艺的稳定性。
-
公开(公告)号：CN109244075B
公开(公告)日：2021-10-12
申请号：CN201811026938.5
申请日：2018-09-04
申请人： 长江存储科技有限责任公司
发明人： 肖莉红
IPC分类号： H01L27/11524 , H01L27/11529 , H01L27/11531 , H01L27/11551 , H01L27/1157 , H01L27/11573 , H01L27/11578
摘要： 公开了一种3D存储器件的制造方法，包括：提供半导体结构，所述半导体结构包括核心区域和辅助区域；刻蚀所述半导体结构以在核心区域形成沟道孔，在辅助区域形成虚拟孔和/或沟槽；在所述虚拟孔以及所述沟槽的底部形成氧化物层；在所述沟道孔的底部形成外延层。本发明实施例在辅助区域的虚拟孔和/或沟槽内形成氧化物层，在核心区域的沟道孔内形成外延层，解决由于在辅助区域形成外延层带来的外延层不均匀以及电流泄漏等问题。
-
公开(公告)号：CN110896668B
公开(公告)日：2021-07-20
申请号：CN201980001252.7
申请日：2019-04-09
申请人： 长江存储科技有限责任公司
发明人： 肖莉红
IPC分类号： H01L27/1157 , H01L27/11582
摘要： 公开了三维(3D)存储器件以及用于形成3D存储器件的方法的实施例。在示例中，一种3D存储器件，包括：衬底，在所述衬底上方的第一存储器堆栈，第一沟道结构，在所述第一沟道结构上方并且与所述第一沟道结构相接触的第一堆栈间插塞，在所述第一堆栈间插塞上方的第二存储器堆栈，以及在所述第一堆栈间插塞上方并且与所述第一堆栈间插塞相接触的第二沟道结构。所述第一存储器堆栈包括第一多个交错的导体层和电介质层。所述第一沟道结构垂直地延伸通过所述第一存储器堆栈。所述第一堆栈间插塞包括单晶硅。所述第二存储器堆栈包括第二多个交错的导体层和电介质层。所述第二沟道结构垂直地延伸通过所述第二存储器堆栈。
-
公开(公告)号：CN112864167A
公开(公告)日：2021-05-28
申请号：CN202110274782.8
申请日：2019-01-31
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11575 , H01L27/11573 , H01L27/11582 , H01L27/1157
摘要： 本发明涉及一种3D NAND存储器及其形成方法。所述3D NAND存储器的所述形成方法包括：提供半导体衬底，所述半导体衬底上形成有第一堆叠结构，所述第一堆叠结构中具有第一沟道孔，所述第一沟道孔底部的半导体衬底中具有凹槽；在所述凹槽中形成半导体外延层；在所述半导体外延层表面形成金属硅化物层；在所述第一沟道孔侧壁和底部上形成电荷存储层；刻蚀所述第一沟道孔底部上的电荷存储层以及部分金属硅化物层，形成暴露出半导体外延层表面的开口；在所述开口中形成第二沟道层，所述第二沟道层与所述半导体外延层相接触。本发明保证第一沟道孔的特征尺寸保持不变或变化很小，从而保证工艺的稳定性。
-
公开(公告)号：CN110896672B
公开(公告)日：2021-05-25
申请号：CN201980001292.1
申请日：2019-06-28
申请人： 长江存储科技有限责任公司
发明人： 肖莉红
IPC分类号： H01L27/11578 , H01L27/11582 , H01L27/11568
摘要： 形成三维(3D)存储器件的方法的实施例包括以下操作。首先，在衬底上方交替布置的多个第一层和多个第二层的堆叠结构中形成初始沟道孔。在初始沟道孔的侧壁上的多个第一层中的每一个的侧表面和多个第二层中的每一个的侧表面之间形成偏移，以形成沟道孔。通过利用沟道形成结构填充沟道孔来形成半导体沟道，所述半导体沟道具有存储器层，所述存储器层包括均围绕相应第二层的底部的多个第一存储器部分以及均连接相邻第一存储器部分的多个第二存储器部分。
-
公开(公告)号：CN111508966B
公开(公告)日：2021-04-20
申请号：CN202010349737.X
申请日：2020-04-28
申请人： 长江存储科技有限责任公司
发明人： 肖莉红
IPC分类号： H01L27/1157 , H01L27/11582
摘要： 本申请提供一种三维存储器及其制备方法。方法包括：提供半导体结构，其中，所述半导体结构包括形成于衬底的表面的叠层结构；刻蚀所述叠层结构以形成贯穿所述叠层结构的沟道孔；以及在所述沟道孔的侧壁依次形成阻挡层、电荷捕获层和隧穿层，其中，所述隧穿层位于所述沟道孔的顶部和底部的部分与所述阻挡层抵接以使所述电荷捕获层被所述隧穿层和所述阻挡层包围。本申请的技术方案解决了现有技术中具有横向扩展的沟道插塞中，电荷易从电荷捕获层扩散出去，使得电荷在沟道插塞处聚集的的风险大大增加，影响三维存储器的可靠性的问题。
-
公开(公告)号：CN109192731B
公开(公告)日：2021-04-13
申请号：CN201810982760.5
申请日：2018-08-27
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11551 , H01L27/11578
摘要： 本发明涉及半导体制造技术领域，尤其涉及一种三维存储器的制造方法及三维存储器。所述三维存储器的制造方法，包括如下步骤：提供一衬底，所述衬底上具有堆叠层，所述堆叠层包括沿垂直于所述衬底的方向交替堆叠的层间绝缘层与牺牲层；刻蚀所述堆叠层，形成贯穿所述堆叠层的沟道孔；对所述沟道孔的侧壁表面进行平坦化处理，减小相邻的所述层间绝缘层与所述牺牲层的同侧端面之间的距离，降低所述沟道孔侧壁的粗糙度。本发明降低了所述沟道孔侧壁表面的粗糙度，显著提高了三维存储器的存储和擦除性能。
-
-
-
-
-
-
-
-
-
搜索结果
334 条记录 (耗时 0.046 秒)
