-
公开(公告)号：CN110168731A
公开(公告)日：2019-08-23
申请号：CN201880005478.X
申请日：2018-08-08
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11578 , H01L27/11573
摘要： 多个实施例公开了一种3D存储器件，包括基底；多个导体层，设置于该基底上；多个NAND串，设置于该基底上；以及多个缝隙结构，设置于该基底上。多个NAND串可垂直于该基底排列且以具有多个六角形的六角形晶格取向的方式排列。每个六角形包括三对的侧边，且第一对的侧边垂直于第一方向且平行于第二方向。该第二方向垂直于该第一方向。多个缝隙结构可沿该第一方向延伸。
-
公开(公告)号：CN109786382A
公开(公告)日：2019-05-21
申请号：CN201910068957.2
申请日：2019-01-24
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11517 , H01L27/11524 , H01L27/11551
摘要： 本发明涉及一种三维存储器及其制造方法。该三维存储器包括阵列区，其具有至少一指存储区，每个指存储区包括：衬底和位于衬底上的堆叠层，堆叠层包括交替层叠的栅极层和介电层；间隔设置在堆叠层上的第一栅线隙和第二栅线隙；位于第一栅线隙和第二栅线隙之间的沟道结构阵列，分为在垂直于第一栅线隙的方向上延伸的多个沟道结构列；位于第一栅线隙和第二栅线隙之间的一个或多个顶部选择栅切线，将每个指存储区分为多个子区域，其中每个沟道结构列在每个子区域中的沟道结构的数量为3个以上；以及垂直于栅线隙的多条位线，每个沟道结构列分别对应多条位线中的一组位线，且每个沟道结构列在每个子区域中的沟道结构的数量与该组位线的数量相等。
-
公开(公告)号：CN109742077A
公开(公告)日：2019-05-10
申请号：CN201910001509.0
申请日：2019-01-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
摘要： 本发明涉及一种三维存储器及其制造方法。该三维存储器具有核心区和阶梯区，所述阶梯区具有邻近所述核心区的顶部选择区，所述顶部选择区具有最靠近所述核心区的第一阶梯，其中所述第一阶梯在所述三维存储器的延伸面上的投影图形具有多个角，所述多个角中的至少一个是倒角。本发明通过将TSG区最靠近核心区的第一阶梯两端的角设置为倒角，可以缓解角上的材料被损坏的问题。
-
公开(公告)号：CN109545791A
公开(公告)日：2019-03-29
申请号：CN201811456301.X
申请日：2018-11-30
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
摘要： 本发明涉及一种三维存储器及其制造方法。该方法包括以下步骤：提供半导体结构，所述半导体结构具有核心区和分别位于所述核心区相对两侧的第一阶梯区和第二阶梯区，且所述半导体结构包括衬底和位于所述衬底上的堆叠层；处理所述堆叠层而在所述第一阶梯区形成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构，所述第一阶梯结构和所述第二初始阶梯结构位于所述堆叠层在厚度方向上的第一部分；在所述第一阶梯区和所述核心区上覆盖掩模层；以及处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降，形成第二阶梯结构，所述第二阶梯结构位于所述堆叠层在厚度方向上的第二部分，其中所述第二部分位于所述第一部分之下。
-
公开(公告)号：CN108711572B
公开(公告)日：2023-12-08
申请号：CN201810714018.6
申请日：2018-06-29
申请人： 长江存储科技有限责任公司
摘要： 本发明涉及一种三维存储器及其制造方法。该方法包括以下步骤：提供半导体结构，所述半导体结构具有核心区和阶梯区，且包括衬底和位于所述衬底上的堆叠层；在所述阶梯区上形成掩模图案，所述掩模图案包括分离的第一掩模层和第二掩模层；使用所述掩模图案去除所述堆叠层的预定厚度，而在所述第一掩模层的第一边缘和所述第二掩模层的四周形成初始阶梯；修整所述掩模图案，使所述第一掩模层的第一边缘向靠近所述核心区的方向缩小，且使所述第二掩模层从四周向中心缩小；以及使用修整后的掩模图案去除所述堆叠层的预定厚度，而在所述初始阶梯的位置形成第一阶梯，且在所述第一掩模层的第一边缘和所述第二掩模层的四周形成第二阶梯。
-
公开(公告)号：CN112038351A
公开(公告)日：2020-12-04
申请号：CN202010684397.6
申请日：2018-08-08
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11551 , H01L27/11526 , H01L27/11578 , H01L27/11573
摘要： 多个实施例公开了一种3D存储器件，包括基底；多个导体层，设置于该基底上；多个NAND串，设置于该基底上；以及多个缝隙结构，设置于该基底上。多个NAND串可垂直于该基底排列且以具有多个六角形的六角形晶格取向的方式排列。每个六角形包括三对的侧边，且第一对的侧边垂直于第一方向且平行于第二方向。该第二方向垂直于该第一方向。多个缝隙结构可沿该第一方向延伸。
-
公开(公告)号：CN109155318A
公开(公告)日：2019-01-04
申请号：CN201880001686.2
申请日：2018-08-10
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11551 , H01L27/11578
摘要： 公开了一种用于形成3D存储器的阶梯结构的方法。所述方法包括：提供衬底，在所述衬底之上形成交替堆叠层，在所述交替堆叠层的表面之上形成多个块区，形成第一多个阶梯结构以暴露所述块区中的每者处的第一数量的最顶部堆叠层的部分，以及在所述块区中的每者处的第二多个阶梯结构处去除所述第一数量的堆叠层。
-
公开(公告)号：CN110168731B
公开(公告)日：2020-08-25
申请号：CN201880005478.X
申请日：2018-08-08
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11578 , H01L27/11573
摘要： 多个实施例公开了一种3D存储器件，包括基底；多个导体层，设置于该基底上；多个NAND串，设置于该基底上；以及多个缝隙结构，设置于该基底上。多个NAND串可垂直于该基底排列且以具有多个六角形的六角形晶格取向的方式排列。每个六角形包括三对的侧边，且第一对的侧边垂直于第一方向且平行于第二方向。该第二方向垂直于该第一方向。多个缝隙结构可沿该第一方向延伸。
-
公开(公告)号：CN109742077B
公开(公告)日：2020-08-14
申请号：CN201910001509.0
申请日：2019-01-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
摘要： 本发明涉及一种三维存储器及其制造方法。该三维存储器具有核心区和阶梯区，所述阶梯区具有邻近所述核心区的顶部选择区，所述顶部选择区具有最靠近所述核心区的第一阶梯，其中所述第一阶梯在所述三维存储器的延伸面上的投影图形具有多个角，所述多个角中的至少一个是倒角。本发明通过将TSG区最靠近核心区的第一阶梯两端的角设置为倒角，可以缓解角上的材料被损坏的问题。
-
公开(公告)号：CN108711572A
公开(公告)日：2018-10-26
申请号：CN201810714018.6
申请日：2018-06-29
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/115 , H01L27/11573 , H01L27/11578
CPC分类号： H01L27/115 , H01L27/11573 , H01L27/11578
摘要： 本发明涉及一种三维存储器及其制造方法。该方法包括以下步骤：提供半导体结构，所述半导体结构具有核心区和阶梯区，且包括衬底和位于所述衬底上的堆叠层；在所述阶梯区上形成掩模图案，所述掩模图案包括分离的第一掩模层和第二掩模层；使用所述掩模图案去除所述堆叠层的预定厚度，而在所述第一掩模层的第一边缘和所述第二掩模层的四周形成初始阶梯；修整所述掩模图案，使所述第一掩模层的第一边缘向靠近所述核心区的方向缩小，且使所述第二掩模层从四周向中心缩小；以及使用修整后的掩模图案去除所述堆叠层的预定厚度，而在所述初始阶梯的位置形成第一阶梯，且在所述第一掩模层的第一边缘和所述第二掩模层的四周形成第二阶梯。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.036 秒)
