-
公开(公告)号：CN105304465B
公开(公告)日：2018-06-08
申请号：CN201410406169.7
申请日：2014-08-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/3065 , C23C16/40 , C23C16/401 , C23C16/509 , H01J37/32467 , H01J37/32477 , H01J37/32853 , H01J37/32871 , H01J2237/334
Abstract: 本发明公开了工艺室以及制备和操作工艺室的方法。在一些实施例中，制备用于处理衬底的工艺室的方法包括：在工艺室的腔内设置的元件上方形成第一阻挡层，元件包括排气材料；以及在工艺室内，在第一阻挡层上方形成第二阻挡层。本发明还涉及工艺室、制备工艺室的方法和操作工艺室的方法。
-
公开(公告)号：CN104659083B
公开(公告)日：2018-04-10
申请号：CN201410669921.7
申请日：2014-11-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
CPC classification number: H01L21/28247 , H01L21/28008 , H01L21/76834 , H01L21/76897 , H01L21/823437 , H01L21/823468 , H01L21/823864 , H01L29/4232 , H01L29/66545 , H01L29/6656
Abstract: 一种结构，包括：衬底、位于衬底上的栅极结构，位于所述衬底上方的介电层和位于所述栅极结构的栅电极上方的盖。介电层与栅电极的顶面共平面。栅极结构在第一和第二栅极结构侧壁之间延伸栅极横向距离。盖在第一和第二盖侧壁之间延伸。第一盖部分从栅极结构的中线朝向第一栅极结构侧壁横向延伸第一盖横向距离并到达第一盖侧壁，并且第二盖部分从所述中线朝向第二栅极结构侧壁横向延伸第二盖横向距离并到达第二盖侧壁。第一盖横向距离和第二盖横向距离至少为栅极横向距离的一半。本发明还公开了栅极保护盖及其形成方法。
-
公开(公告)号：CN105304465A
公开(公告)日：2016-02-03
申请号：CN201410406169.7
申请日：2014-08-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/3065 , C23C16/40 , C23C16/401 , C23C16/509 , H01J37/32467 , H01J37/32477 , H01J37/32853 , H01J37/32871 , H01J2237/334
Abstract: 本发明公开了工艺室以及制备和操作工艺室的方法。在一些实施例中，制备用于处理衬底的工艺室的方法包括：在工艺室的腔内设置的元件上方形成第一阻挡层，元件包括排气材料；以及在工艺室内，在第一阻挡层上方形成第二阻挡层。本发明还涉及工艺室、制备工艺室的方法和操作工艺室的方法。
-
公开(公告)号：CN103426821B
公开(公告)日：2016-01-20
申请号：CN201210288951.4
申请日：2012-08-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82
CPC classification number: H01L27/0629 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种半导体集成电路(IC)的制造方法。所述方法包括接收半导体器件，图案化第一硬掩模以在高电阻器(Hi-R)堆叠件中形成第一凹槽，去除所述第一硬掩模，在所述Hi-R堆叠件中形成第二凹槽，在所述Hi-R堆叠件中的第二凹槽中形成第二硬掩模。然后，可通过第二硬掩模和栅极沟槽蚀刻在半导体衬底中形成Hi-R。
-
公开(公告)号：CN103247523B
公开(公告)日：2016-01-20
申请号：CN201210576088.2
申请日：2012-12-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/266
CPC classification number: H01L21/3215 , H01L21/0338 , H01L21/26506 , H01L21/266 , H01L21/28026 , H01L21/28035 , H01L21/28123 , H01L21/32134 , H01L21/32139
Abstract: 本公开内容的实施例包括一种方法：提供衬底；将多晶硅层形成在衬底上方；将第一光刻胶层形成在多晶硅层上方；在第一光刻胶层上方制造第一图案，其中，所述多晶硅层的某些部分被第一光刻胶层覆盖并且所述多晶硅层的某些部分没有被第一光刻胶层覆盖；将离子注入到没有被第一光刻胶层覆盖的多晶硅层的部分中；从多晶硅层去除第一光刻胶层；以及使用蚀刻剂去除多晶硅层的部分。本发明还提供了半导体结构的制造方法。
-
Patent Agency Ranking
公开(公告)号：CN104659083A
公开(公告)日：2015-05-27
申请号：CN201410669921.7
申请日：2014-11-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
CPC classification number: H01L21/28247 , H01L21/28008 , H01L21/76834 , H01L21/76897 , H01L21/823437 , H01L21/823468 , H01L21/823864 , H01L29/4232 , H01L29/66545 , H01L29/6656
Abstract: 一种结构，包括：衬底、位于衬底上的栅极结构，位于所述衬底上方的介电层和位于所述栅极结构的栅电极上方的盖。介电层与栅电极的顶面共平面。栅极结构在第一和第二栅极结构侧壁之间延伸栅极横向距离。盖在第一和第二盖侧壁之间延伸。第一盖部分从栅极结构的中线朝向第一栅极结构侧壁横向延伸第一盖横向距离并到达第一盖侧壁，并且第二盖部分从所述中线朝向第二栅极结构侧壁横向延伸第二盖横向距离并到达第二盖侧壁。第一盖横向距离和第二盖横向距离至少为栅极横向距离的一半。本发明还公开了栅极保护盖及其形成方法。
-
公开(公告)号：CN103325664A
公开(公告)日：2013-09-25
申请号：CN201210251905.7
申请日：2012-07-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033
CPC classification number: H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/3088 , H01L21/31144 , H01L21/76816
Abstract: 本发明公开了一种半导体器件的形成方法，包括：在衬底之上提供第一掩模图案；形成与第一掩模图案的侧壁邻接的第一隔离物；去除第一掩模图案；形成与第一隔离物的侧壁邻接的第二隔离物；在衬底之上和第二隔离物之间形成填充层；以及在衬底之上形成第二掩模图案。
-
公开(公告)号：CN103219367A
公开(公告)日：2013-07-24
申请号：CN201210195125.5
申请日：2012-06-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/66545 , H01L21/823807 , H01L21/823821 , H01L21/823828 , H01L27/0924 , H01L29/0649 , H01L29/66795 , H01L29/785
Abstract: 本发明涉及一种FinFET。该FinFET包括形成在衬底上方的鳍状结构。栅极介电层至少部分地包裹鳍状结构的一部分。该栅极介电层包含高-k栅极介电材料。该FinFET包括共形地形成在栅极介电层上的多晶硅层。该FinFET包括形成在多晶硅层上方的金属栅电极层。本发明提供了一种制造FinFET的方法。该方法包括提供鳍状结构，该鳍状结构包含半导体材料。该方法包括：在鳍状结构上方形成栅极介电层；栅极介电层至少部分地包裹鳍状结构。该方法包括在栅极介电层上方形成多晶硅层，其中以共形方式形成多晶硅层。该方法包括在多晶硅层上方形成伪栅极层。本发明提供一种用于FinFET器件的具有共形多晶硅层的复合伪栅极。
-
公开(公告)号：CN222928736U
公开(公告)日：2025-05-30
申请号：CN202421376068.5
申请日：2024-06-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供一种半导体装置结构包括通道区、第一源极/漏极特征、栅极介电层与栅极电极层。通道区包括第一通道层以及第二通道层，第一通道层具有第一宽度，第二通道层设置于第一通道层下方，第二通道层具有大于第一宽度的第二宽度。第一源极/漏极特征具有与第一通道层和第二通道层接触的侧壁。栅极介电层设置为围绕第一通道层和第二通道层中每一者的多个暴露表面。栅极电极层设置于栅极介电层上。
-
公开(公告)号：CN221947163U
公开(公告)日：2024-11-01
申请号：CN202420052453.8
申请日：2024-01-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体元件，包含鳍片、分离结构、虚设栅极间隔件、第一磊晶源极/漏极区域以及需设闸及材料的残留物。鳍片延伸自基材且包含第一鳍片端。分离结构将第一鳍片端与另一鳍片的相邻第一鳍片端分离。虚设栅极间隔件沿着分离结构的侧壁以及鳍片。第一磊晶源极/漏极区域在鳍片中且与第一鳍片端相邻。虚设栅极材料的残留物在虚设栅极间隔件以及第一鳍片端之间的转角区域。第一鳍片端从虚设栅极间隔件突出至分离结构。虚设栅极材料的残留物分离第一磊晶源极/漏极区域与分离结构，且虚设栅极材料的残留物为三角形。
-
-
-
-
-
-
-
-
-
Search Results
85
records
(took 0.039 seconds)
