-
公开(公告)号：CN118738099A
公开(公告)日：2024-10-01
申请号：CN202310341852.6
申请日：2023-03-31
Applicant: 北京超弦存储器研究院
Abstract: 本申请涉及一种半导体结构的制备方法及半导体结构。半导体结构的制备方法包括：提供衬底，衬底包括第一元素；于衬底上形成超晶格结构，超晶格结构包括由下至上依次交替叠置的第一外延层和第二外延层；其中，第一外延层为包括第一元素、第二元素和掺杂元素的掺杂化合物层，第二元素的原子直径大于第一元素的原子直径，掺杂元素的原子直径小于第一元素的原子直径；第二外延层包括第一元素。由于在第一外延层内引入了原子半径比第一元素小的掺杂元素进行掺杂，掺杂元素代替了部分第二元素和/或部分第一元素的位置，从而能够减少超晶格结构在形成过程中的应力积累以降低超晶格结构的失配位错，从而能够避免芯片的可靠性下降。
-
公开(公告)号：CN118737963A
公开(公告)日：2024-10-01
申请号：CN202310334134.6
申请日：2023-03-30
Applicant: 北京超弦存储器研究院
IPC: H01L21/8234 , H01L27/088
Abstract: 本申请涉及一种半导体结构及其制备方法。其中半导体结构的制备方法包括：提供第一衬底；于第一衬底内形成沿第一方向延伸的第一沟槽；于第一衬底内形成沿第二方向延伸的第二沟槽，第二方向与第一方向交叉，第二沟槽与第一沟槽将第一衬底分隔成多个有源柱，且第二沟槽包括间隔且交替排布的第一子槽与第二子槽，且第二子槽的宽度小于第一子槽；于第一子槽侧壁形成栅极结构，且于第二子槽内填充封口结构，封口结构与第二子槽底部之间形成第一气隙。本申请可以有效提高垂直沟道晶体管器件性能。
-
公开(公告)号：CN118632518A
公开(公告)日：2024-09-10
申请号：CN202310222594.X
申请日：2023-03-09
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 一种3D堆叠的半导体器件及其制造方法、电子设备，3D堆叠的半导体器件包括：分布于不同层、沿着垂直于衬底的方向堆叠且周期性分布的多个存储单元，每一层包括沿第一方向和第二方向阵列分布的多个存储单元；每个存储单元包括一个晶体管和一个电容器；晶体管包括沿第二方向延伸的柱和环绕柱侧壁的栅电极，柱包括第一导电区域、半导体区域和第二导电区域半导体区域包含柱的主体材料，第一导电区域和第二导电区域分别包含第一掺杂材料和第二掺杂材料；第一掺杂材料在第一导电区域中均匀分布，第二掺杂材料在二导电区域中均匀分布。本公开实施例的3D堆叠的半导体器件不存在因制作Si/SiGe堆叠导致的外延缺陷，器件的可靠性和集成度较高。
-
公开(公告)号：CN118472029A
公开(公告)日：2024-08-09
申请号：CN202310117733.2
申请日：2023-02-09
Applicant: 北京超弦存储器研究院
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336
Abstract: 本申请实施例提供了一种场效应管及其制造方法、存储器。在本申请实施例所提供的场效应管中，第一材料与氧的结合能力大于第二材料与氧的结合能力，从而使得半导体结构中源接触区域的氧空位密度大于漏接触区域的氧空位密度，使得源接触区域和漏接触区域的载流子密度不同，从而能够避免短沟道效应，从而能够提高场效应管的正向阈值电压。而且，第一材料与氧的结合能力和第二材料与氧的结合能力，均大于半导体结构的金属氧化物半导体材料与氧的结合能力，从而能够降低第一接触层与源接触区域之间的电阻以及降低第二接触层与漏接触区域之间的电阻，能够降低源极和漏极与半导体结构之间的电阻，从而有助于提高场效应管的驱动电流。
-
公开(公告)号：CN118431180A
公开(公告)日：2024-08-02
申请号：CN202410366408.4
申请日：2024-03-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L23/473 , H01L25/00 , H10B80/00 , H01L23/48
Abstract: 本发明提供了一种半导体芯片的层叠封装结构，包括多个叠置的基板组件，其中，每个基板组件设置填充有导电材料的第一硅通孔，每个第一硅通孔的上下两端分别设置有导电部和焊球，相邻连个基板组件的焊球与导电部电连接；每个基板组件还开设有沿竖直方向贯通所有基板组件的通孔，通孔作为冷却液的冷却通道；半导体芯片的层叠封装结构还包括与每个通孔的两端连通的进液管和出液管，进液管和出液管还与液冷系统连接。该实施方式通过在每个基板组件开设贯通所有基板组件的通孔，作为冷却通道，能够使冷却液由出液管进入到冷却通道，进而从该半导体芯片的内部将热量带走，相较于采用风扇从外部冷却的方式，能够提高散热效率。
-
Patent Agency Ranking
公开(公告)号：CN118315304A
公开(公告)日：2024-07-09
申请号：CN202410366134.9
申请日：2024-03-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L21/67
Abstract: 本发明涉及半导体制造技术领域，尤其是涉及一种晶圆热处理过程温度控制方法及晶圆热处理装置。所述晶圆热处理过程温度控制方法包括：将晶圆划分成多个区域；对各个区域晶圆温度进行检测，根据温度检测值调整对应各区域热源的加热量。通过对晶圆进行分区温度检测，并针对各个分区的温度检测值进行对应的热源加热量控制，在提高了晶圆温度检测的准确度的同时，对温度的控制也更加精细化，使晶圆加热更加均匀，避免了现有技术中因晶圆加热不均导致的问题。
-
公开(公告)号：CN116997182B
公开(公告)日：2024-07-09
申请号：CN202310961698.2
申请日：2023-08-01
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请实施例提供了一种存储器及其制造方法。在本申请实施例所提供的存储器中，通过在阵列结构和台阶结构之间设置电极叠置结构，使得连接电极通过台阶结构、电极叠置结构的电极单元即可与阵列结构的位线电连接，从而能够大大减小用于连接位线和连接电极的导电走线，从而有助于减少存储器中导电走线的排布密度，有助于提高提高存储器中阵列结构占用的面积，从而有助提高存储器的存储密度，有助于降低存储器的制造难度。
-
公开(公告)号：CN117979689A
公开(公告)日：2024-05-03
申请号：CN202311220388.1
申请日：2023-09-20
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 一种半导体器件及其制造方法、电子设备，属于半导体技术领域，所述半导体器件包括：多个晶体管，分布于不同层沿着垂直衬底方向堆叠；所述晶体管包括栅电极和半导体层；位线，沿着垂直所述衬底的方向延伸，与所述多个晶体管的多个所述半导体层连接；字线，沿平行所述衬底的第一方向延伸，包括在第一方向上分布的所述栅电极和连接电极，所述连接电极沿着所述第一方向延伸且与所述栅电极接触；所述半导体层为环形半导体层，所述环形半导体层的侧壁沿平行于所述衬底的第二方向延伸，所述栅电极环绕所述半导体层的外侧壁与所述半导体层绝缘，所述第一方向与所述第二方向交叉。所述半导体器件有利于提升器件密度。
-
公开(公告)号：CN117715419B
公开(公告)日：2024-04-19
申请号：CN202410167340.7
申请日：2024-02-06
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请公开了一种存储单元、存储器、存储器的制备方法、芯片及电子设备，属于半导体技术领域。该存储单包括沿平行于衬底的第一方向排布的第一晶体管和第二晶体管；第一晶体管的第一栅极沿垂直于衬底的第二方向延伸，第一晶体管的第二栅极和第一半导体层均沿第一方向延伸，第一栅极环绕第一半导体层，第一半导体层环绕第二栅极；第二晶体管的第三栅极沿第二方向延伸，第二晶体管的第二半导体层与第二栅极连接。本申请提供的新型结构的2T0C存储单元，有利于提高存储器的集成密度和存储密度。
-
公开(公告)号：CN117715419A
公开(公告)日：2024-03-15
申请号：CN202410167340.7
申请日：2024-02-06
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请公开了一种存储单元、存储器、存储器的制备方法、芯片及电子设备，属于半导体技术领域。该存储单包括沿平行于衬底的第一方向排布的第一晶体管和第二晶体管；第一晶体管的第一栅极沿垂直于衬底的第二方向延伸，第一晶体管的第二栅极和第一半导体层均沿第一方向延伸，第一栅极环绕第一半导体层，第一半导体层环绕第二栅极；第二晶体管的第三栅极沿第二方向延伸，第二晶体管的第二半导体层与第二栅极连接。本申请提供的新型结构的2T0C存储单元，有利于提高存储器的集成密度和存储密度。
-
-
-
-
-
-
-
-
-
Search Results
308
records
(took 0.04 seconds)
