-
公开(公告)号：CN119451094A
公开(公告)日：2025-02-14
申请号：CN202310975824.X
申请日：2023-08-03
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请实施例提供了一种存储器及其制造方法。在本申请实施例所提供的存储器中，通过设置存储单元中第一晶体管的第一有源结构和第二晶体管的第二有源结构均与同一条位线电连接，使得两个晶体管能够共用一条位线，从而能够大大减小存储器中位线的数量，能够降低存储器的设计难度，能够降低存储器的制造难度，进而有助于降低存储器的制造成本。而且，存储单元包括第一电容器和第二电容器，使得存储单元能够存储两位数据。而且，存储单元的第一电容器、第一晶体管、第二晶体管和第二电容器依次叠层设置于衬底一侧，能够降低存储单元所占用的面积，从而有助于提高存储器的存储密度。
-
公开(公告)号：CN118785699A
公开(公告)日：2024-10-15
申请号：CN202310362549.4
申请日：2023-04-06
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请公开了一种存储器的制备方法、存储器及电子设备，属于半导体技术领域。该存储器包括多个字线、多个位线以及多个存储单元层；每个存储单元层包括阵列排布的多个存储单元，任一存储单元包括晶体管和电容；晶体管的半导体层沿垂直于衬底的第一方向延伸，晶体管的栅极沿平行于衬底的第二方向延伸且环绕半导体层的侧壁；电容的第一电极沿第二方向延伸且环绕半导体层的侧壁；每个位线环绕一列存储单元的半导体层的侧壁；环绕任一存储单元的半导体层的侧壁的位线、栅极和第一电极在第一方向依次间隔排布。本申请提供的三维堆叠的1T1C存储器的集成密度较高，便于成型，工艺简单，有利于降低制备成本以及提高制备精度。
-
公开(公告)号：CN118742019A
公开(公告)日：2024-10-01
申请号：CN202310336525.1
申请日：2023-03-31
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本公开涉及一种存储器及其制造方法、电子设备。该存储器包括存储器包括衬底以及设置于衬底上的一个或多个重复单元，多个字线。其中，重复单元包括：沿第一方向延伸且间隔设置的两个位线，及设置于两个位线间隔内的隔离层；设置于位线背离隔离层侧壁上的支撑层；支撑层包括在第一方向上间隔分布的多个子支撑部，且相邻子支撑部之间的间隔构成字线孔；晶体管位于字线孔内包括环绕字线侧壁的半导体层以及设置在字线侧壁和半导体层内侧壁之间的栅极绝缘层；其中，半导体层背离对应位线的外侧壁与相邻子支撑部背离同一位线的侧壁平齐。本公开可以大大降低后续去除寄生晶体管的工艺难度，从而提升存储器性能。
-
公开(公告)号：CN118472029A
公开(公告)日：2024-08-09
申请号：CN202310117733.2
申请日：2023-02-09
Applicant: 北京超弦存储器研究院
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336
Abstract: 本申请实施例提供了一种场效应管及其制造方法、存储器。在本申请实施例所提供的场效应管中，第一材料与氧的结合能力大于第二材料与氧的结合能力，从而使得半导体结构中源接触区域的氧空位密度大于漏接触区域的氧空位密度，使得源接触区域和漏接触区域的载流子密度不同，从而能够避免短沟道效应，从而能够提高场效应管的正向阈值电压。而且，第一材料与氧的结合能力和第二材料与氧的结合能力，均大于半导体结构的金属氧化物半导体材料与氧的结合能力，从而能够降低第一接触层与源接触区域之间的电阻以及降低第二接触层与漏接触区域之间的电阻，能够降低源极和漏极与半导体结构之间的电阻，从而有助于提高场效应管的驱动电流。
-
公开(公告)号：CN117425341A
公开(公告)日：2024-01-19
申请号：CN202310118694.8
申请日：2023-01-31
Applicant: 北京超弦存储器研究院
IPC: H10B12/00 , G11C11/401
Abstract: 一种3D堆叠的半导体器件、阵列及其制造方法、电子设备，所述3D堆叠的半导体器件包括：多个晶体管，分布于不同层沿垂直于衬底方向堆叠；位线，贯穿所述不同层的所述晶体管；所述晶体管包括第一电极，第二电极，沿平行于衬底方向延伸的栅电极，部分环绕所述栅电极侧壁的半导体层，设置在所述栅电极的侧壁和所述半导体层之间的栅极绝缘层，每个所述晶体管的所述第二电极为所述位线的一部分。本实施例提供的3D堆叠的半导体器件，不同层的晶体管共用位线，便于3D堆叠，提高了集成度。
-
Patent Agency Ranking
公开(公告)号：CN117423719A
公开(公告)日：2024-01-19
申请号：CN202310082942.8
申请日：2023-01-19
Applicant: 北京超弦存储器研究院
IPC: H01L29/06 , H01L29/786 , H10B12/00 , H01L21/34
Abstract: 本申请实施例提供了一种晶体管及其制作方法、动态存储器、电子设备。该晶体管包括：衬底；第一电极，设置在衬底的一侧；半导体层，设置在第一电极远离衬底的一侧，半导体层与第一电极连接，半导体层具有开口朝向远离第一电极一侧的第一腔，第一腔沿垂直于衬底的方向延伸；第二电极，至少部分第二电极填充在第一腔内，第二电极伸入第一腔内与第一腔的侧壁连接；栅极，围设在半导体层的外周，栅极与半导体层绝缘。本申请实施例能够在不增加器件尺寸的情况下，提高开态电流。
-
公开(公告)号：CN116367536B
公开(公告)日：2023-12-08
申请号：CN202310314393.2
申请日：2023-03-28
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本公开涉及一种存储器及其制造方法、电子设备，涉及半导体技术领域。该存储器包括晶体管、字线和位线。字线沿垂直衬底的方向延伸。晶体管包括位于所述字线侧壁的半导体层和设置在所述字线侧壁和所述半导体层之间的栅绝缘层。位线包括位线主体和对应于不同所述晶体管的不同第一分支。所述位线主体沿平行于所述衬底的第一方向延伸。所述第一分支朝向所述半导体层延伸，并与所述半导体层连接。本公开可以降低存储器的寄生电容，以进一步提升存储器性能。
-
公开(公告)号：CN116209352B
公开(公告)日：2023-07-18
申请号：CN202310468466.3
申请日：2023-04-27
Applicant: 北京超弦存储器研究院
Abstract: 本公开实施例提供了一种半导体器件及其制造方法、存储器、电子设备，涉及但不限于半导体技术领域，半导体器件包括：一个或至少两个沿垂直于衬底方向堆叠的电容器；至少一个所述电容器包括：第一极板和第二极板，以及位于所述第一极板和第二极板之间的介电层；所述第一极板包括第一主体结构以及至少两个第一分支层，所述至少两个第一分支层沿垂直于所述衬底方向间隔排布，所述第一主体结构包括沿垂直于所述衬底方向交替堆叠的第一导电层和第二导电层，所述第一极板还包括凹槽，所述凹槽位于相邻所述第一分支层之间，所述凹槽沿着平行于所述衬底方向延伸，至少部分所述介电层和至少部分所述第二极板位于所述凹槽内；提高了电容器的容量。
-
公开(公告)号：CN118540934A
公开(公告)日：2024-08-23
申请号：CN202310162140.8
申请日：2023-02-23
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 一种3D堆叠的半导体器件及其制备方法、电子设备，所述3D堆叠的半导体器件包括：多个晶体管，分布于不同层沿垂直于衬底方向堆叠；所述晶体管包括第一电极，第二电极，连接所述第一电极和所述第二电极的绝缘部，环绕所述第一电极、所述绝缘部和所述第二电极的半导体层，环绕所述半导体层的侧壁的栅电极，设置在所述栅电极和所述半导体层之间的栅极绝缘层，所述第一电极、所述绝缘部和所述第二电极连接形成一体式结构。本公开实施例提供的方案，可以简化工艺，提高集成度。
-
公开(公告)号：CN116207152B
公开(公告)日：2024-03-15
申请号：CN202211313892.1
申请日：2022-10-25
Applicant: 北京超弦存储器研究院
IPC: H01L29/78 , H01L21/336
Abstract: 一种存储结构及其制备方法、电子设备，所述存储结构包括：依次层叠设置在衬底上且平行于所述衬底的第一半导体层、第二半导体层、第三半导体层、第四半导体层；分别环绕第一半导体层至第四半导体层的第一栅极至第四栅极；与第一半导体层至第四半导体层的源接触区域接触的第一公共电极；与第一半导体层至第四半导体层的漏接触区域接触的第二公共电极；设置在所述第四半导体层远离所述衬底一侧且沿垂直于衬底方向延伸的第五半导体层；所述第五半导体层电连接所述第一公共电极；环绕所述第五半导体层的第五栅极至第八栅极。本实施例提供的方案，可以实现立体堆叠，缩小存储结构尺寸，增大存储密度，降低成本。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.051 seconds)
