公开(公告)号：CN116209352A

公开(公告)日：2023-06-02

申请号：CN202310468466.3

申请日：2023-04-27

Applicant: 北京超弦存储器研究院

Inventor： 马艳三 ,  张京 ,  黄龙 ,  于伟 ,  玉佳婷 ,  王桂磊 ,  赵超

IPC: H10N97/00 ,  H10B12/00

Abstract: 本公开实施例提供了一种半导体器件及其制造方法、存储器、电子设备，涉及但不限于半导体技术领域，半导体器件包括：一个或至少两个沿垂直于衬底方向堆叠的电容器；至少一个所述电容器包括：第一极板和第二极板，以及位于所述第一极板和第二极板之间的介电层；所述第一极板包括第一主体结构以及至少两个第一分支层，所述至少两个第一分支层沿垂直于所述衬底方向间隔排布，所述第一主体结构包括沿垂直于所述衬底方向交替堆叠的第一导电层和第二导电层，所述第一极板还包括凹槽，所述凹槽位于相邻所述第一分支层之间，所述凹槽沿着平行于所述衬底方向延伸，至少部分所述介电层和至少部分所述第二极板位于所述凹槽内；提高了电容器的容量。

公开(公告)号：CN119153511A

公开(公告)日：2024-12-17

申请号：CN202310721065.4

申请日：2023-06-16

Applicant: 北京超弦存储器研究院

Inventor： 马艳三 ,  张京 ,  黄龙 ,  于伟 ,  玉佳婷

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种半导体器件及其制造方法、电子设备，所述半导体器件包括：衬底，设置在所述衬底上的第一电极，所述第一电极包括阻挡层和至少部分设置在所述阻挡层远离所述衬底一侧的导电层；设置在所述第一电极远离所述衬底一侧的第二电极；贯穿所述第二电极且至少部分贯穿所述阻挡层的过孔；设置在所述过孔内与所述第一电极的导电层、第二电极连接的半导体层；设置在所述半导体层远离所述衬底一侧且填充所述过孔的栅电极；其中，所述阻挡层与所述导电层满足：刻蚀形成所述过孔时所述导电层与所述阻挡层的刻蚀选择比大于1。本实施例提供的方案，通过设置相比导电层更不易刻蚀的阻挡层，可以缓解刻蚀过孔时的过刻，提高不同晶体管的工艺均一性。

公开(公告)号：CN116209352B

公开(公告)日：2023-07-18

申请号：CN202310468466.3

申请日：2023-04-27

Applicant: 北京超弦存储器研究院

Inventor： 马艳三 ,  张京 ,  黄龙 ,  于伟 ,  玉佳婷 ,  王桂磊 ,  赵超

IPC: H10N97/00 ,  H10B12/00

Abstract: 本公开实施例提供了一种半导体器件及其制造方法、存储器、电子设备，涉及但不限于半导体技术领域，半导体器件包括：一个或至少两个沿垂直于衬底方向堆叠的电容器；至少一个所述电容器包括：第一极板和第二极板，以及位于所述第一极板和第二极板之间的介电层；所述第一极板包括第一主体结构以及至少两个第一分支层，所述至少两个第一分支层沿垂直于所述衬底方向间隔排布，所述第一主体结构包括沿垂直于所述衬底方向交替堆叠的第一导电层和第二导电层，所述第一极板还包括凹槽，所述凹槽位于相邻所述第一分支层之间，所述凹槽沿着平行于所述衬底方向延伸，至少部分所述介电层和至少部分所述第二极板位于所述凹槽内；提高了电容器的容量。