公开(公告)号：CN119866059A

公开(公告)日：2025-04-22

申请号：CN202311351431.8

申请日：2023-10-18

Applicant: 北京超弦存储器研究院

Inventor： 李永杰 ,  赵超 ,  王桂磊 ,  李玉科

IPC: H10D84/85 ,  H10D84/03 ,  H10B10/00 ,  G11C11/412

Abstract: 本发明涉及一种半导体结构、存储器及其制作方法，半导体结构包括：衬底；反相器，设置在衬底上，反相器包括：下拉晶体管，包括沿第一方向延伸的第一半导体层，第一方向平行于衬底的顶面，第一半导体层包括第一沟道区；上拉晶体管，包括沿第一方向延伸的第二半导体层，沿垂直于衬底的顶面的第二方向，第二半导体层间隔设置在第一半导体层的上方，第二半导体层包括第二沟道区；共用栅极，沿第二方向设置在衬底上，共用栅极覆盖第一沟道区和第二沟道区；导电插塞，沿第一方向设置在共用栅极的一侧，第一半导体层的一端部和第二半导体层的一端部通过导电插塞连接，提高了半导体结构中器件的集成密度。

公开(公告)号：CN119230593A

公开(公告)日：2024-12-31

申请号：CN202310801245.3

申请日：2023-06-30

Applicant: 北京超弦存储器研究院

Inventor： 李永杰 ,  赵超 ,  王桂磊 ,  李玉科

IPC: H01L29/16 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开公开了一种半导体结构及其制备方法、电子设备，涉及半导体技术领域，该结构包括：形成有锗沟道层的基底；相对间隔设置的第一侧墙结构，位于锗沟道层上；第一叠层结构，位于第一侧墙结构之间的锗沟道层上，且延伸覆盖至第一侧墙结构靠近第一叠层结构的侧壁上，第一叠层结构包括层叠的第一栅介质层、第一界面偶极子层及第一功函数层；具有第一导电类型的第一源极和第一漏极，贯穿锗沟道层且延伸至基底中，位于第一侧墙结构背离第一叠层结构的一侧；其中，第一叠层结构、第一源极和第一漏极构成第一晶体管。提高了第一晶体管驱动电流，提高第一晶体管的性能，达到整体提高半导体结构性能的目的。

公开(公告)号：CN118737963A

公开(公告)日：2024-10-01

申请号：CN202310334134.6

申请日：2023-03-30

Applicant: 北京超弦存储器研究院

Inventor： 李永杰 ,  赵超 ,  王桂磊 ,  李玉科

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本申请涉及一种半导体结构及其制备方法。其中半导体结构的制备方法包括：提供第一衬底；于第一衬底内形成沿第一方向延伸的第一沟槽；于第一衬底内形成沿第二方向延伸的第二沟槽，第二方向与第一方向交叉，第二沟槽与第一沟槽将第一衬底分隔成多个有源柱，且第二沟槽包括间隔且交替排布的第一子槽与第二子槽，且第二子槽的宽度小于第一子槽；于第一子槽侧壁形成栅极结构，且于第二子槽内填充封口结构，封口结构与第二子槽底部之间形成第一气隙。本申请可以有效提高垂直沟道晶体管器件性能。

公开(公告)号：CN115835624B

公开(公告)日：2024-01-30

申请号：CN202211486602.3

申请日：2022-11-24

Applicant: 北京超弦存储器研究院

Inventor： 李永杰 ,  赵超 ,  王桂磊 ,  毛淑娟

IPC: H10B12/00 ,  G11C5/02 ,  G11C11/16 ,  G11C11/401

Abstract: 一种存储器及其制造方法，存储器包括硅衬底；多个晶体管，位于硅衬底上并沿行方向和列方向呈阵列分布，晶体管包括一个半导体柱；相邻两列半导体柱之间被沿列方向延伸的第一沟槽间隔开，相邻两行半导体柱之间被沿行方向延伸的第二沟槽间隔开；在一列半导体柱下方的硅衬底中设置有沿列方向延伸的凹槽；多条位线，沿着列方向延伸且在行方向间隔排列，每条位线位于一个凹槽中并与半导体柱的底端连接，位于位线与凹槽的内壁之间的重掺杂层与位线的至少部分区域接触。本申请的存储器通过设置重掺杂层，使得重掺杂层与位线之间形成欧姆接触，从而降低了半导体柱的底部与位线之间的接触电阻，提升了存储器的性能。

公开(公告)号：CN116207127A

公开(公告)日：2023-06-02

申请号：CN202111597808.9

申请日：2021-12-24

Applicant: 北京超弦存储器研究院

Inventor： 孟敬恒 ,  曾明 ,  韩宝东 ,  罗杰 ,  平延磊 ,  李永杰

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/24 ,  H01L29/78 ,  H01L21/34

Abstract: 本发明提供了一种半导体氧化物晶体管及其制备方法，晶体管包括衬底、第一绝缘层、有源层、栅极、源极、漏极、栅极绝缘层和第二绝缘层，第一绝缘层设置于衬底上，第一绝缘层包括容槽；有源层设置于所述容槽中，有源层包括第一部分有源层和第二部分有源层；栅极绝缘层设置于栅极与第一部分有源层和第二部分有源层之间；源极和漏极相对设置于第二部分有源层上表面；第二绝缘层填充于源极和漏极周边。制备方法包括在衬底上通过沉积工艺和图形化工艺形成容槽；以向容槽内填充的方式形成有源层；在有源层上制备场效应晶体管。

公开(公告)号：CN116207127B

公开(公告)日：2024-03-15

申请号：CN202111597808.9

申请日：2021-12-24

Applicant: 北京超弦存储器研究院

Inventor： 孟敬恒 ,  曾明 ,  韩宝东 ,  罗杰 ,  平延磊 ,  李永杰

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/24 ,  H01L29/78 ,  H01L21/34

Abstract: 本发明提供了一种半导体氧化物晶体管及其制备方法，晶体管包括衬底、第一绝缘层、有源层、栅极、源极、漏极、栅极绝缘层和第二绝缘层，第一绝缘层设置于衬底上，第一绝缘层包括容槽；有源层设置于所述容槽中，有源层包括第一部分有源层和第二部分有源层；栅极绝缘层设置于栅极与第一部分有源层和第二部分有源层之间；源极和漏极相对设置于第二部分有源层上表面；第二绝缘层填充于源极和漏极周边。制备方法包括在衬底上通过沉积工艺和图形化工艺形成容槽；以向容槽内填充的方式形成有源层；在有源层上制备场效应晶体管。

公开(公告)号：CN117479528A

公开(公告)日：2024-01-30

申请号：CN202211185419.X

申请日：2022-09-27

Applicant: 北京超弦存储器研究院 ,  长鑫科技集团股份有限公司

Inventor： 李永杰 ,  王桂磊 ,  平延磊 ,  韩宝东 ,  孟敬恒

IPC: H10B12/00 ,  H01L21/336 ,  H01L29/78 ,  G11C11/34

Abstract: 本申请实施例提供了一种存储单元及其制备方法、存储器、电子设备。该制备方法包括：在衬底的一侧制备超晶格层，超晶格层包括第一牺牲层和半导体层；图案化超晶格层，形成多个超晶格柱，每个半导体层划分为多个半导体线，半导体线的延伸方向与衬底的表面平行；去除第一牺牲层；在半导体线上依次形成源极区、沟道区和漏极区；在半导体线表面依次制备栅极绝缘层和栅极。本申请实施例通过制备全环绕栅极，存储单元在垂直方向上具有更高的集成自由度，减少存储单元的横截面面积；又通过制备平行于衬底的半导体线，增大相邻两个位线之间的间距，增大存储单元的纵截面面积，为位线的制备留足了空间，改善相邻位线之间的耦合效应和串扰现象。

公开(公告)号：CN117479525A

公开(公告)日：2024-01-30

申请号：CN202210867644.5

申请日：2022-07-22

Applicant: 北京超弦存储器研究院 ,  长鑫科技集团股份有限公司

Inventor： 李永杰 ,  孟敬恒 ,  平延磊

IPC: H10B12/00

Abstract: 本公开提供一种半导体器件的制作方法、半导体器件及电子设备，涉及半导体技术领域，半导体器件的制作方法包括：提供基底，去除部分衬底和部分隔离结构，自第一沟槽的槽底向下去除部分衬底，在各凹槽内形成掺杂结构，且相邻凹槽内的掺杂结构连接以形成字线。在本公开中，通过掺杂结构形成位线，能够有效降低位线的电阻率，同时提高迁移率，降低位线与有源柱之间的接触电阻，从而提高半导体器件的性能。

公开(公告)号：CN117479529A

公开(公告)日：2024-01-30

申请号：CN202211185430.6

申请日：2022-09-27

Applicant: 北京超弦存储器研究院 ,  长鑫科技集团股份有限公司

Inventor： 李永杰 ,  王桂磊 ,  平延磊 ,  韩宝东 ,  孟敬恒

IPC: H10B12/00 ,  H01L21/336 ,  H01L29/78

Abstract: 本申请实施例提供了一种存储单元的制备方法。该制备方法包括：制备超晶格层，包括第一牺牲层和半导体层；图案化超晶格层，形成多个超晶格条，划分为多个半导体母线，半导体母线的延伸方向与衬底的表面平行；图案化半导体母线，形成多个超晶格柱，分为多个半导体子线；在半导体子线上依次形成源极区、沟道区和漏极区；去除第一牺牲层；在半导体子线的表面依次制备栅极绝缘层和栅极。本申请实施例通过制备全环绕栅极，在垂直方向上具有更高的集成自由度，减少横截面面积；又通过制备平行于衬底的半导体子线，增大相邻位线之间的间距，增大纵截面面积，为位线的制备留足了空间，改善相邻位线之间的耦合效应和串扰现象。

公开(公告)号：CN117423752A

公开(公告)日：2024-01-19

申请号：CN202211665837.9

申请日：2022-12-23

Applicant: 北京超弦存储器研究院

Inventor： 李永杰 ,  赵超 ,  王桂磊 ,  李玉科 ,  尹晓明 ,  孟敬恒

IPC: H01L29/786 ,  H01L21/336 ,  H10B12/00

Abstract: 本申请实施例涉及一种薄膜晶体管及其制备方法、存储器件。该制备方法包括：提供基底；于基底上形成氧化物半导体层，氧化物半导体层包括沟道预设区以及位于沟道预设区相对两侧的源极预设区和漏极预设区；于沟道预设区上形成牺牲栅层；于源极预设区和漏极预设区上形成还原层；采用退火工艺，以使还原层对源极预设区和漏极预设区进行导体化处理，形成源极区和漏极区；于源极区和漏极区上形成保护层；去除牺牲栅层，并对沟道预设区进行氧化处理，形成沟道区。通过退火工艺使得还原层对氧化物半导体层进行导体化处理，使得源极区和漏极区更接近于导体，增加了源极区和漏极区的电导率，通过对沟道预设区进行氧化处理，整体提高了薄膜晶体管的工作性能。