IGBT驱动电路及芯片
    61.
    发明授权

    公开(公告)号:CN117498854B

    公开(公告)日:2024-06-21

    申请号:CN202311220391.3

    申请日:2023-09-20

    Abstract: 本发明涉及集成电路领域,提供一种IGBT驱动电路及芯片。所述IGBT驱动电路包括死区产生模块、电平位移模块、延时电路模块、第一驱动管以及第二驱动管。死区产生模块用于基于输入信号生成非交叠的第一控制信号和第二控制信号;电平位移模块用于对第一控制信号进行电平位移处理生成高压域控制信号;延时电路模块用于对第二控制信号进行延时处理生成与所述高压域控制信号的延时相匹配的低压域控制信号;第一驱动管与第二驱动管在高压域控制信号以及低压域控制信号的作用下生成轨到轨输出的驱动信号。本发明可实现不同电压域的匹配,提高响应速度,且可实现良好的延时匹配特性,避免第一驱动管与第二驱动管直通,节省功耗。

    双载流子LDMOS器件及制造方法

    公开(公告)号:CN118136680A

    公开(公告)日:2024-06-04

    申请号:CN202410553699.8

    申请日:2024-05-07

    Abstract: 本发明涉及半导体技术领域,提供一种双载流子LDMOS器件及制造方法。包括:衬底、埋氧化层、N型漂移区、正栅极、P型源区、P型漏区、P型体区、N型源区、N型漏区及背栅极,埋氧化层形成于衬底的上表面,P型源区的底部与N型漂移区及埋氧化层相接,P型漏区的底部与N型漂移区及埋氧化层相接,N型源区与P型体区相接,N型漏区与N型漂移区相接。P型源区、P型漏区、N型漂移区及背栅极组成PLDMOS结构,使N型漂移区的底部形成P型沟道;N型源区、N型漏区、N型漂移区、P型体区及正栅极组成NLDMOS结构,使P型体区的表面形成N型沟道。本发明同时利用P型沟道中空穴和N型沟道中电子的流动,降低器件的比导通电阻。

    薄膜电阻及其制备方法、电子器件、芯片和电子设备

    公开(公告)号:CN118136615A

    公开(公告)日:2024-06-04

    申请号:CN202410546698.0

    申请日:2024-05-06

    Abstract: 本公开涉及半导体集成电路技术领域,具体涉及一种薄膜电阻及其制备方法、电子器件、芯片和电子设备。根据本公开实施例提供的技术方案,通过在薄膜电阻材料层下方设置包括一个或多个梳状结构层的梳状结构,可以有效地平衡电阻的生长应力,减少应力集中现象,增强薄膜电阻材料层的机械稳定性,充分提升电阻的平整度和均一性,降低材料表面缺陷;进一步地,在与衬底垂直的平面上,薄膜电阻材料层的边缘与梳状结构的边缘以及衬底的边缘对齐时,可有效避免光刻过程中由于不规则反射效应造成的电阻损伤,降低材料内部缺陷,从而综合提升温度稳定性,由此大幅度降低了电阻的温度系数,提升了电阻的精度水平,进而满足了芯片产品的应用需求。

    晶体管器件缺陷分析方法及系统

    公开(公告)号:CN118011175A

    公开(公告)日:2024-05-10

    申请号:CN202410420863.8

    申请日:2024-04-09

    Abstract: 本发明提供一种晶体管器件缺陷分析方法及系统,涉及半导体器件检测领域。分析方法包括:搭建缺陷检测平台,并检测缺陷检测样品的初始瞬态电容;其中,缺陷检测样品包括在衬底上形成的多个晶体管器件,晶体管器件具有金属/氧化物/半导体层叠结构,每一晶体管器件的栅极通过梳状导电结构连接至第一引脚,缺陷检测样品的衬底连接至第二引脚;搭建电磁干扰平台,并对缺陷检测样品进行电磁干扰;检测损伤瞬态电容;基于初始瞬态电容确定初始缺陷能级和初始缺陷浓度,基于损伤瞬态电容确定损伤缺陷能级和损伤缺陷浓度;确定缺陷检测样品的电磁损伤程度。通过本发明提供的分析方法,能够探测晶体管器件的微观缺陷,准确测量晶体管器件的缺陷能级。

    探针卡氧化层去除方法、清洁及测试系统

    公开(公告)号:CN117405954B

    公开(公告)日:2024-04-16

    申请号:CN202311719870.X

    申请日:2023-12-14

    Abstract: 本公开涉及芯片测试技术领域,具体涉及一种探针卡氧化层去除方法、清洁及测试系统,所述探针卡氧化层去除方法包括:检查探针卡的针尖状态;当所述针尖状态达到预设损坏程度时,执行磨针操作,包括:控制设置有磨针焊盘的晶圆与所述探针卡发生相对运动,使所述磨针焊盘与所述针尖产生摩擦,以去除所述针尖上的氧化层;检查所述探针卡的针尖状态,如果所述针尖状态未达到正常状态,则继续所述磨针操作,否则结束所述磨针操作。本公开的实施方式通过将磨针焊板设置在晶圆上,晶圆与探针卡的相对运动使得探针卡与磨针焊盘之间产生接触摩擦,达到探针卡针尖的杂质与氧化物随着摩擦去除的技术效果,解决了探针卡针尖杂质影响晶圆测试的技术问题。

    高速低功耗OTP电阻放大器及芯片
    66.
    发明公开

    公开(公告)号:CN117877543A

    公开(公告)日:2024-04-12

    申请号:CN202311668595.3

    申请日:2023-12-06

    Abstract: 本申请实施例提供一种高速低功耗OTP电阻放大器及芯片,涉及存储器技术领域,OTP电阻放大器包括:采样触发模块、延时模块、复位模块、电源、OTP存储模块、采样放大模块及采样读取模块;采样触发模块、延时模块及采样放大模块依次连接,OTP存储模块与电源连接构成回路,采样触发模块的输出端还与OTP存储模块连接,采样放大模块的输入端与存储模块连接;采样放大模块的输出端与复位模块的输入端及采样读取模块的输入端分别连接,复位模块的输出端与采样触发模块连接。本申请能够根据采样输出,精确控制读取时间,使读取时间最小化,能够当输出稳定后及时关闭读取电路,从而有效降低平均功耗。

    智能反射面的优化方法、NOMA传输方法及其系统

    公开(公告)号:CN117060963A

    公开(公告)日:2023-11-14

    申请号:CN202311016648.3

    申请日:2023-08-11

    Abstract: 本发明涉及无线通信领域,公开了一种智能反射面的优化方法、NOMA传输方法及其系统。所述优化方法包括:S1:根据基站的位置、无人机的位置以及所述智能反射面的位置矩阵,确定所述基站到所述智能反射面的发射角度矩阵以及所述智能反射面到所述无人机的发送角度矩阵;以及S2:根据所述发射角度矩阵与所述发送角度矩阵,优化所述智能反射面的相位矩阵,以获取所述智能反射面的优化相位矩阵。本发明提出一种智能反射面辅助的高可靠NOMA传输策略来最大化系统的和速率,进而还可实现未来移动通信中高密度海量用户接入的需求以及容量提升的目标。

Patent Agency Ranking