公开(公告)号：CN117317024B

公开(公告)日：2024-03-29

申请号：CN202311589183.0

申请日：2023-11-27

Applicant: 北京智芯微电子科技有限公司

Inventor： 郁文 ,  赵东艳 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  刘春颖 ,  曹永万 ,  陆姗姗 ,  张同 ,  李君建 ,  张东 ,  刘倩倩 ,  邵亚利 ,  倪芳

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本申请公开了一种高开关特性半导体器件、工艺、芯片及电子设备，属于半导体技术领域。高开关特性半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿第一方向排布的源区、体区、漂移区和漏区，漂移区内形成有沿第二方向延伸的隧穿区，第二方向与第一方向交叉；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区内设置隧穿区，在器件处于关态时，隧穿区由于势垒较高，载流子无法隧穿，能够有效降低漏电流，节约功耗，隧穿区的隔离作用能够提升耐压特性及抗电磁特性；在器件处于开态时，载流子一部分隧穿导电，一部分绕过隧穿区导电，获得较高的开态电流，具有良好的开关电流比。

公开(公告)号：CN117293192A

公开(公告)日：2023-12-26

申请号：CN202311589002.4

申请日：2023-11-27

Applicant: 北京智芯微电子科技有限公司

Inventor： 郁文 ,  赵东艳 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  陆姗姗 ,  曹永万 ,  张东 ,  李君建 ,  王凯 ,  张同 ,  宋斌斌 ,  董子斌 ,  刘春颖 ,  余山

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L21/336

Abstract: 本申请公开了一种多沟道半导体器件、工艺、芯片及电子设备，属于半导体技术领域。多沟道半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿横向依次排布的源区、体区、漂移区和漏区，漂移区内设有至少一个沿横向延伸的隔离区，以在漂移区内限定出至少两条导电沟道；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区设置隔离区形成多条导电沟道，载流子分为多个路径，单条路径下的载流子数目减少，在漏端电场作用下，漏端碰撞电离出的电子空穴对数目减少，热载流子注入效应得到抑制，器件可靠性提升；同时多个导电通道有助于获得更低的导通电阻，隔离区也可以提高器件的耐压能力。

公开(公告)号：CN117293192B

公开(公告)日：2024-02-13

申请号：CN202311589002.4

申请日：2023-11-27

Applicant: 北京智芯微电子科技有限公司

Inventor： 郁文 ,  赵东艳 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  陆姗姗 ,  曹永万 ,  张东 ,  李君建 ,  王凯 ,  张同 ,  宋斌斌 ,  董子斌 ,  刘春颖 ,  余山

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L21/336

Abstract: 本申请公开了一种多沟道半导体器件、工艺、芯片及电子设备，属于半导体技术领域。多沟道半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿横向依次排布的源区、体区、漂移区和漏区，漂移区内设有至少一个沿横向延伸的隔离区，以在漂移区内限定出至少两条导电沟道；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区设置隔离区形成多条导电沟道，载流子分为多个路径，单条路径下的载流子数目减少，在漏端电场作用下，漏端碰撞电离出的电子空穴对数目减少，热载流子注入效应得到抑制，器件可靠性提升；同时多个导电通道有助于获得更低的导通电阻，隔离区也可以提高器件的耐压能力。

公开(公告)号：CN117317023B

公开(公告)日：2024-03-29

申请号：CN202311570050.9

申请日：2023-11-23

Applicant: 北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  郁文 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  付振 ,  王凯 ,  赵扬 ,  曹永万 ,  陆姗姗

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336 ,  H01L27/02

Abstract: 本申请公开了一种抗辐射半导体器件、工艺、电路、芯片及电子设备，属于半导体技术领域。抗辐射半导体器件包括：衬底；底栅层，形成于衬底上；底栅介质层，形成于衬底和底栅层上；外延层，形成于底栅介质层上，外延层包括沿横向依次排布的源区、体区、漂移区和漏区，体区位于底栅层上方；隔离层，形成于外延层上。抗辐射半导体器件中的栅结构包括底栅层，在器件开态时，导电沟道形成于器件内部，远离器件表面，从而不易受外界辐射干扰，器件更稳定。

公开(公告)号：CN117317024A

公开(公告)日：2023-12-29

申请号：CN202311589183.0

申请日：2023-11-27

Applicant: 北京智芯微电子科技有限公司

Inventor： 郁文 ,  赵东艳 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  刘春颖 ,  曹永万 ,  陆姗姗 ,  张同 ,  李君建 ,  张东 ,  刘倩倩 ,  邵亚利 ,  倪芳

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本申请公开了一种高开关特性半导体器件、工艺、芯片及电子设备，属于半导体技术领域。高开关特性半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿第一方向排布的源区、体区、漂移区和漏区，漂移区内形成有沿第二方向延伸的隧穿区，第二方向与第一方向交叉；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区内设置隧穿区，在器件处于关态时，隧穿区由于势垒较高，载流子无法隧穿，能够有效降低漏电流，节约功耗，隧穿区的隔离作用能够提升耐压特性及抗电磁特性；在器件处于开态时，载流子一部分隧穿导电，一部分绕过隧穿区导电，获得较高的开态电流，具有良好的开关电流比。

公开(公告)号：CN117317023A

公开(公告)日：2023-12-29

申请号：CN202311570050.9

申请日：2023-11-23

Applicant: 北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  郁文 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  付振 ,  王凯 ,  赵扬 ,  曹永万 ,  陆姗姗

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336 ,  H01L27/02

Abstract: 本申请公开了一种抗辐射半导体器件、工艺、电路、芯片及电子设备，属于半导体技术领域。抗辐射半导体器件包括：衬底；底栅层，形成于衬底上；底栅介质层，形成于衬底和底栅层上；外延层，形成于底栅介质层上，外延层包括沿横向依次排布的源区、体区、漂移区和漏区，体区位于底栅层上方；隔离层，形成于外延层上。抗辐射半导体器件中的栅结构包括底栅层，在器件开态时，导电沟道形成于器件内部，远离器件表面，从而不易受外界辐射干扰，器件更稳定。