-
公开(公告)号：CN117650779B
公开(公告)日：2025-04-29
申请号：CN202311220532.1
申请日：2023-09-20
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H03K19/08 , H03K19/094 , H03K19/173 , H03K19/003
Abstract: 本发明涉及集成电路领域，提供一种IGBT保护电路及芯片。IGBT保护电路包括开关管、第一驱动管及第二驱动管，第一驱动管的栅极连接第一输入信号，第二驱动管的栅极连接第二输入信号，第一驱动管的漏极与第二驱动管的漏极相连作为驱动信号输出点，用于输出驱动信号；开关管的栅极连接使能信号，开关管的漏极与第二驱动管的栅极相连，开关管的源极与驱动信号输出点相连，通过开关管在驱动信号输出点与第二驱动管的栅极之间形成通路。本发明利用开关管在驱动信号输出点与第二驱动管的栅极之间形成通路，该通路能够主动为第二驱动管的栅极充电，开启第二驱动管，防止IGBT误导通，提高响应速度；通过使能信号控制开关管的关断，节省功耗。
-
公开(公告)号：CN119644105A
公开(公告)日：2025-03-18
申请号：CN202411656912.4
申请日：2024-11-19
Applicant: 北京智芯微电子科技有限公司 , 西安电子科技大学
IPC: G01R31/28
Abstract: 本发明涉及集成电路及芯片技术领域，提供一种器件沟道退化监测电路及芯片。该电路包括退化环形振荡器，退化环形振荡器包括奇数个串行连接的退化反相器；退化反相器中第一晶体管为高压功率晶体管，第一晶体管的漏极通过隔离耐压器件与第二晶体管的漏极相连，第二晶体管的栅极连接第二输入端，第二晶体管的漏极与隔离耐压器件之间的节点连接第二输出端。克服了现有监测电路仅适用于监测低压SOC芯片、无法监测高压电路及芯片的缺陷，本发明能够支持高压器件及电路的退化监测和预警，可以内嵌到电源与隔离驱动芯片中，并克服了目前仅对芯片做初始出厂时老化可靠性预测，无法预警高压电源、隔离芯片随着工作时间、实时动态经时老化监测的难题。
-
公开(公告)号：CN119476173A
公开(公告)日：2025-02-18
申请号：CN202411717732.2
申请日：2024-11-27
Applicant: 北京智芯微电子科技有限公司
IPC: G06F30/39 , G06F115/08
Abstract: 本公开涉及芯片IP核及EDA技术领域，具体涉及一种带上电控制的定制IO IP核、定制POC IP核的生成方法和生成装置及芯片。本公开通过定制EDA工具获取用户需求，并通过定制EDA工具获取可配置POC IP核和IO IP核，对可配置POC IP核的POC输入阈值电压可调模块进行配置，生成配置后的POC输入阈值电压可调模块，连接POC核心电路模块和配置后的POC输入阈值电压可调模块生成定制POC IP核，再连接定制POC IP核和IO IP核，生成带上电控制的定制IO IP核，所述带上电控制的定制IO IP核可以及时检测不完全上电情况，由此提高了在电源突然断电等不完全上电情况下的稳定性和可靠性。
-
公开(公告)号：CN118610208B
公开(公告)日：2024-11-29
申请号：CN202411082424.7
申请日：2024-08-08
Applicant: 北京智芯微电子科技有限公司
IPC: H01L27/02 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体技术领域，提供一种GGNMOS器件及制造方法、芯片。该器件包括：P型衬底、N型深阱区、P型深阱区、N型轻掺杂区、P型轻掺杂区、P型深扩散区、浅槽隔离区、源区、漏区及栅极；N型轻掺杂区形成于P型深阱区内，P型轻掺杂区及P型深扩散区形成于N型深阱区内，P型深扩散区与P型轻掺杂区的底部相接，源区形成于N型轻掺杂区的表面，漏区形成于P型轻掺杂区的表面；栅极表面的金属层与源区表面的金属层连通，使栅极与源区及P型衬底连接。本发明通过P型深阱区及N型轻掺杂区提高静电释放触发阈值；利用漏区、P型轻掺杂区及N型深阱区构成的NPN结构，对静电电流进行深度泄放，提升抗高压能力。
-
公开(公告)号：CN118092547B
公开(公告)日：2024-08-30
申请号：CN202410487816.5
申请日：2024-04-23
Applicant: 北京智芯微电子科技有限公司 , 国网浙江省电力有限公司电力科学研究院 , 国家电网有限公司
IPC: G05D23/30 , H01L21/683 , H01L21/67 , H01J37/32
Abstract: 本发明提供一种静电卡盘加热控制装置及静电卡盘，涉及半导体技术领域。控制装置包括：控制模块、脉冲宽度调制信号输出模块和脉冲宽度调制隔离驱动模块，脉冲宽度调制信号输出模块包括：信号转化模块，用于确定计数中数和计数周期；寄存器组，第1至n个寄存器与n个加热单元对应，用于存储计数中数，第n+1个寄存器用于存储计数周期；根据计数周期循环计数的计数器；n个比较器，在每一计数周期根据当前计数与计数中数的比较结果生成脉冲宽度调制信号。脉冲宽度调制隔离驱动模块用于发出脉冲宽度调制信号。通过本发明提供的装置，能够单独控制加热单元，保证静电卡盘加热均匀性，实现晶圆整体均热性，提高半导体制造工艺良率。
-
Patent Agency Ranking
公开(公告)号：CN118092547A
公开(公告)日：2024-05-28
申请号：CN202410487816.5
申请日：2024-04-23
Applicant: 北京智芯微电子科技有限公司 , 国网浙江省电力有限公司电力科学研究院 , 国家电网有限公司
IPC: G05D23/30 , H01L21/683 , H01L21/67 , H01J37/32
Abstract: 本发明提供一种静电卡盘加热控制装置及静电卡盘，涉及半导体技术领域。控制装置包括：控制模块、脉冲宽度调制信号输出模块和脉冲宽度调制隔离驱动模块，脉冲宽度调制信号输出模块包括：信号转化模块，用于确定计数中数和计数周期；寄存器组，第1至n个寄存器与n个加热单元对应，用于存储计数中数，第n+1个寄存器用于存储计数周期；根据计数周期循环计数的计数器；n个比较器，在每一计数周期根据当前计数与计数中数的比较结果生成脉冲宽度调制信号。脉冲宽度调制隔离驱动模块用于发出脉冲宽度调制信号。通过本发明提供的装置，能够单独控制加热单元，保证静电卡盘加热均匀性，实现晶圆整体均热性，提高半导体制造工艺良率。
-
公开(公告)号：CN117498854A
公开(公告)日：2024-02-02
申请号：CN202311220391.3
申请日：2023-09-20
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H03K19/08 , H03K19/094 , H03K19/173 , H03K19/003
Abstract: 本发明涉及集成电路领域，提供一种IGBT驱动电路及芯片。所述IGBT驱动电路包括死区产生模块、电平位移模块、延时电路模块、第一驱动管以及第二驱动管。死区产生模块用于基于输入信号生成非交叠的第一控制信号和第二控制信号；电平位移模块用于对第一控制信号进行电平位移处理生成高压域控制信号；延时电路模块用于对第二控制信号进行延时处理生成与所述高压域控制信号的延时相匹配的低压域控制信号；第一驱动管与第二驱动管在高压域控制信号以及低压域控制信号的作用下生成轨到轨输出的驱动信号。本发明可实现不同电压域的匹配，提高响应速度，且可实现良好的延时匹配特性，避免第一驱动管与第二驱动管直通，节省功耗。
-
公开(公告)号：CN115642182A
公开(公告)日：2023-01-24
申请号：CN202211461416.4
申请日：2022-11-16
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：硅衬底；阱区；第一氧化隔离层和第二氧化隔离层，形成于阱区的两侧；第一漏极重掺杂区和第二漏极重掺杂区均为具有至少一个坡面的凸台状梯形体结构，第一漏极重掺杂区形成于部分第一氧化隔离层上，第二漏极重掺杂区形成于部分第二氧化隔离层上；第一漏极重掺杂区与第一漏极金属电极构成第一漏极，第二漏极重掺杂区与第二漏极金属电极构成第二漏极；体区、漂移区、第一场板、栅极、源极，形成于阱区。通过本发明提供的晶体管，能够改善自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件的性能和可靠性。
-
公开(公告)号：CN118194777B
公开(公告)日：2024-08-30
申请号：CN202410601261.2
申请日：2024-05-15
Applicant: 北京智芯微电子科技有限公司 , 国网浙江省电力有限公司电力科学研究院 , 国家电网有限公司
IPC: G06F30/31 , G06F30/39 , G06F111/20
Abstract: 本发明提供一种版图移植方法、装置、存储介质及终端设备，涉及版图设计领域，移植方法包括：对第一工艺的版图元素的名称与第二工艺的版图元素的名称进行配对，得到元素名称对；从第一版图文件中分别提取器件元素和辅助器件元素的器件描述格式文件，以及器件元素、辅助器件元素和连接件元素的坐标参数；确定第一工艺与第二工艺的尺寸比例，基于尺寸比例和元素名称对，对第一版图文件的器件元素和辅助器件元素的器件描述格式文件进行替换，对器件元素、辅助器件元素和连接件元素的坐标参数进行替换，得到初始版图文件；对初始版图文件进行验证，得到最终版图文件。通过本发明提供的版图移植方法，能够提高版图移植效率，缩短制造周期。
-
公开(公告)号：CN118194777A
公开(公告)日：2024-06-14
申请号：CN202410601261.2
申请日：2024-05-15
Applicant: 北京智芯微电子科技有限公司 , 国网浙江省电力有限公司电力科学研究院 , 国家电网有限公司
IPC: G06F30/31 , G06F30/39 , G06F111/20
Abstract: 本发明提供一种版图移植方法、装置、存储介质及终端设备，涉及版图设计领域，移植方法包括：对第一工艺的版图元素的名称与第二工艺的版图元素的名称进行配对，得到元素名称对；从第一版图文件中分别提取器件元素和辅助器件元素的器件描述格式文件，以及器件元素、辅助器件元素和连接件元素的坐标参数；确定第一工艺与第二工艺的尺寸比例，基于尺寸比例和元素名称对，对第一版图文件的器件元素和辅助器件元素的器件描述格式文件进行替换，对器件元素、辅助器件元素和连接件元素的坐标参数进行替换，得到初始版图文件；对初始版图文件进行验证，得到最终版图文件。通过本发明提供的版图移植方法，能够提高版图移植效率，缩短制造周期。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.036 seconds)
