-
公开(公告)号：CN119521734A
公开(公告)日：2025-02-25
申请号：CN202410449365.6
申请日：2024-04-15
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：衬底，其包括有源图案；沟道图案，其位于有源图案上，沟道图案包括彼此间隔开的多个半导体图案；源极/漏极图案，其电连接到多个半导体图案；内部栅电极，其位于多个半导体图案中的相邻的第一半导体图案与第二半导体图案之间；内部栅极绝缘层，其位于内部栅电极与第一半导体图案和第二半导体图案之间；内部高k电介质层，其位于内部栅电极与内部栅极绝缘层之间；以及内部间隔件，其位于内部栅极绝缘层与源极/漏极图案之间。由于内部栅极绝缘层包括内部栅极间隔件，因此内部栅电极可以稳定地填充内部栅极空间。结果，可以改善半导体装置的电特性。
-
公开(公告)号：CN110867484B
公开(公告)日：2025-01-28
申请号：CN201910757604.3
申请日：2019-08-15
Applicant: 三星电子株式会社
Inventor： 克里希纳·库马尔·布瓦尔卡 , 崔景敏 , 冈垣健 , 金洞院 , 金宗哲
Abstract: 一种半导体器件包括：衬底上的沟道层，沟道层彼此间隔开，并且具有在第一方向上彼此相对的第一侧表面和第二侧表面；围绕沟道层的栅电极，栅电极具有在第一方向上彼此相对的第一端部和第二端部；以及在栅电极的第一侧上并且与沟道层接触的源/漏层，源/漏层的一部分在第一方向上相对于栅电极的第一端部伸出，其中从栅电极的第一端部到沟道层的第一侧表面的第一距离短于从栅电极的第二端部到沟道层的第二侧表面的第二距离。
-
公开(公告)号：CN119153466A
公开(公告)日：2024-12-17
申请号：CN202410559158.6
申请日：2024-05-08
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开涉及半导体装置。示例的半导体装置包括：基底，包括第一区域和第二区域；第一桥接图案，在第一区域上在第一方向上延伸；第一栅极结构，在与第一方向相交的第二方向上延伸；第一外延图案，在第一栅极结构的侧表面上连接到第一桥接图案；第一内间隔件，置于基底与第一桥接图案之间和第一栅极结构与第一外延图案之间；第二桥接图案，在第二区域上在第一方向上延伸；第二栅极结构，在第二方向上延伸；第二外延图案，在第二栅极结构的侧表面上连接到第二桥接图案；以及第二内间隔件，置于基底与第二桥接图案之间和第二栅极结构与第二外延图案之间。
-
公开(公告)号：CN118738057A
公开(公告)日：2024-10-01
申请号：CN202311566711.0
申请日：2023-11-22
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238 , H01L23/48 , H01L23/528
Abstract: 提供了一种半导体装置，所述半导体装置可以包括：基底；下图案，在基底上；沟道图案，在下图案上；源极/漏极图案，在沟道图案的两侧上；栅极结构，围绕沟道图案；接触电极，电连接到源极/漏极图案；蚀刻停止层，在栅极结构与接触电极之间；以及接触界面层，在源极/漏极图案上。接触界面层可以包括第一区域和第二区域，所述第一区域在源极/漏极图案与接触电极之间，并且所述第二区域在源极/漏极图案与蚀刻停止层之间。
-
公开(公告)号：CN118693085A
公开(公告)日：2024-09-24
申请号：CN202410297456.2
申请日：2024-03-15
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234 , B82Y10/00 , B82Y30/00 , B82Y40/00
Abstract: 半导体装置包括：有源区域，在第一水平方向上延伸；纳米片堆叠件，与有源区域分开；多个栅极结构，在第二水平方向上延伸并且包括多个栅电极；多个源极/漏极区域，布置在所述多个栅极结构的侧壁上；以及器件隔离层，在垂直方向上延伸，其中，所述多个栅极结构包括第一栅极结构和第二栅极结构，在第一栅极结构中，源极/漏极区域布置在一个侧壁上并且器件隔离层布置在另一侧壁上，在第二栅极结构中，源极/漏极区域布置在两个侧壁上，其中，第一栅极结构的所述多个栅电极包括多个子栅电极和位于最上端的主栅电极，并且内部间隔件在器件隔离层与所述多个子栅电极之间。
-
Patent Agency Ranking
公开(公告)号：CN110911474B
公开(公告)日：2024-09-24
申请号：CN201910850259.8
申请日：2019-09-09
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423 , H01L27/088 , H10B10/00
Abstract: 提供了一种半导体器件。该半导体器件包括：第一线图案，设置在衬底上并沿第一方向延伸；第一栅电极，围绕第一线图案并沿第二方向延伸，第一方向与第二方向垂直相交；第一晶体管，包括第一线图案和第一栅电极；第二线图案，设置在衬底上并沿第一方向延伸；第二栅电极，围绕第二线图案并沿第二方向延伸；以及第二晶体管，包括第二线图案和第二栅电极，其中第一线图案在第二方向上的宽度不同于第二线图案在第二方向上的宽度。
-
公开(公告)号：CN118073356A
公开(公告)日：2024-05-24
申请号：CN202310956500.1
申请日：2023-08-01
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238 , H01L29/423 , H01L29/08
Abstract: 公开了一种半导体器件，包括：衬底，包括有源图案；沟道图案，在有源图案上，并且包括彼此间隔开且彼此竖直地堆叠的半导体图案；源/漏图案，连接到具有p型的半导体图案；栅电极，在半导体图案上，并且包括在相邻半导体图案之间的内部电极和在最上半导体图案上的外部电极；以及栅极介电层，在栅电极和半导体图案之间，并且包括与内部电极相邻的内部栅极介电层、以及从外部电极的底表面延伸到外部电极的侧表面的外部栅极介电层。外部电极和外部栅极介电层具有倒T形形状。
-
公开(公告)号：CN109585527B
公开(公告)日：2024-02-06
申请号：CN201811060645.9
申请日：2018-09-12
Applicant: 三星电子株式会社
Abstract: 一种集成电路器件包括：基底掩埋绝缘膜，其覆盖衬底上的鳍型有源区的下侧壁；隔离图案，其具有比基底掩埋绝缘膜的顶表面高的顶表面；以及栅极线，其覆盖鳍型有源区的沟道部分。栅极线具有上栅极和下栅极，上栅极覆盖沟道部分的上部，下栅极从上栅极朝向衬底突出并填充沟道部分的下侧壁与隔离图案的上侧壁之间的空间。
-
公开(公告)号：CN110364526B
公开(公告)日：2023-07-04
申请号：CN201910084747.2
申请日：2019-01-29
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/423 , H01L21/8234
Abstract: 提供了一种半导体器件，其包括彼此间隔开并沿第一方向延伸的第一多沟道有源图案和第二多沟道有源图案。该半导体器件还包括第一栅极结构和第二栅极结构，其分别在第一多沟道有源图案和第二多沟道有源图案上、沿第二方向延伸并分别包括第一栅极绝缘膜和第二栅极绝缘膜。第一多沟道有源图案的侧壁包括与第一栅极绝缘膜接触的第一部分、不与第一栅极绝缘膜接触的第二部分、与第二栅极绝缘膜接触的第三部分和不与第二栅极绝缘膜接触的第四部分。另外，第一多沟道有源图案的第一部分的高度大于第一多沟道有源图案的第三部分的高度。
-
公开(公告)号：CN115995482A
公开(公告)日：2023-04-21
申请号：CN202211284753.0
申请日：2022-10-17
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/78 , H01L27/088 , H01L27/092
Abstract: 本发明提供一种半导体器件，该半导体器件包括基板、在基板上的有源鳍和在有源鳍上的晶体管。该晶体管包括依次堆叠的下沟道层、中间沟道层和上沟道层以及栅极结构，该栅极结构横跨有源鳍，分别围绕沟道层并包括栅极电介质和栅电极。栅电极包括在有源鳍和下沟道层之间的下电极部分、在下沟道层和中间沟道层之间的中间电极部分、以及在中间沟道层和上沟道层之间的上电极部分。栅电极包括功函数调节金属元素，在下电极部分中的功函数调节金属元素的含量不同于在中间电极部分和上电极部分中的每个中的功函数调节金属元素的含量。
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.031 seconds)
