半导体器件
    52.
    发明公开

    公开(公告)号:CN109713039A

    公开(公告)日:2019-05-03

    申请号:CN201711288456.2

    申请日:2017-12-07

    Inventor: 千大焕

    Abstract: 本发明涉及半导体器件,其包括:n+型碳化硅衬底、n-型层、第一沟槽、p型区域、p+型区域、n+型区域、栅电极、源电极和漏电极。所述半导体器件可以包括多个单位单元,其中,所述多个单位单元中的一个可以包括源电极和p+型区域彼此接触的接触部分、在平面图中设置在接触部分的上部和下部的外部部分以及将接触部分连接至外部部分的连接部分;在平面图中在接触部分中水平相邻的第一沟槽之间的宽度等于在平面图中在外部部分中水平相邻的第一沟槽之间的宽度,且在平面图中在连接部分中水平相邻的第一沟槽之间的宽度小于在平面图中在接触部分中水平相邻的第一沟槽之间的宽度。

    半导体器件的制造方法
    56.
    发明授权

    公开(公告)号:CN104465339B

    公开(公告)日:2017-07-11

    申请号:CN201310757104.2

    申请日:2013-12-27

    Abstract: 本发明提供一种半导体器件的制造方法,包括:在n+型碳化硅衬底的第一表面上顺序地形成n‑型外延层、p‑型外延层、以及n+区域;在n+区域形成缓冲层;在缓冲层的一部分上形成光敏薄膜图案;利用光敏薄膜图案作为掩模对缓冲层蚀刻以形成缓冲层图案,缓冲层图案布置在光敏薄膜图案下方并露出n+区域的一部分;在n+区域的露出部分和光敏薄膜图案上顺序地形成第一金属层和第二金属层;去除缓冲层图案、光敏薄膜图案、第一金属层的第二部分、以及第二金属层的第二部分;利用第一金属层的第一部分和第二金属层的第一部分作为掩模对n+区域的露出部分蚀刻以形成沟槽,其中沟槽穿过n+区域和p‑型外延层,形成在n‑型外延层上。

Patent Agency Ranking