-
公开(公告)号：CN1322577C
公开(公告)日：2007-06-20
申请号：CN03154856.3
申请日：2003-08-15
Applicant: 台湾积体电路制造股份有限公司
Inventor： 涂国基
IPC: H01L21/8244
Abstract: 本发明揭露了一种在单一晶体管静态只读存取存储器(1T SRAM)电容器的加工中避免因上电极层的应力诱导缝隙(void)产生的方法，该方法主要是在电容的上电极层和其抗反射层中间添加一层用来平衡应力的内介电层。此外，同时也改善了闸极与闸极之间，以及闸极与上电极层之间的隔离效果，从而减少了缝隙的形成。
-
公开(公告)号：CN1612328A
公开(公告)日：2005-05-04
申请号：CN200410029531.X
申请日：2004-03-18
Applicant: 台湾积体电路制造股份有限公司
Inventor： 涂国基
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L27/10852 , H01L23/485 , H01L27/10811 , H01L27/10894 , H01L27/10897
Abstract: 本发明披露了一种埋入式电容器介层窗的制造方法，此埋入式电容器具有一下电极、一电容介电层、一上电极及一抗反射层，其中，电容介电层、上电极及抗反射层组成埋入式电容器的侧壁，形成一介层窗，此一介层窗暴露出该埋入式电容器的侧壁。
-
公开(公告)号：CN1189944C
公开(公告)日：2005-02-16
申请号：CN02106596.9
申请日：2002-02-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 涂国基
IPC: H01L27/108 , H01L21/70 , H01L21/8242
Abstract: 一种动态随机存取存储器的电容器的制造方法，在绝缘层中形成电容储存窗口后，涂布一层填满电容储存窗口的光阻层，并将相邻电容储存窗口之间的光阻层曝光后移除，形成暴露出其下方的绝缘层表面的图案化光阻层；移除绝缘层后，移除此图案化光阻层；并在绝缘层表面及电容储存窗口底部及侧壁形成一导电薄层；通过涂布另一层光阻层，并经全面性部份曝光后移除，至暴露出位于绝缘层上表面的导电薄层，接着移除暴露出的导电薄层，使导电薄层仅位于电容储存窗口的表面而做为下电极后，将上述的光阻层移除；在导电薄层表面形成一电容器绝缘层；并于电容器绝缘层上全面性沉积形成一导电层，经化学机械研磨至暴露出绝缘层的上表面后，形成上电极。
-
公开(公告)号：CN111916490B
公开(公告)日：2025-03-25
申请号：CN202010121421.5
申请日：2020-02-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭示内容的各实施方式是关于铁电存贮器装置。铁电存贮器装置包括设置在半导体基板中的一对源极/漏极区域。栅极介电质设置在半导体基板上方和介于源极/漏极区域之间。第一导电结构设置在栅极介电质上。铁电结构设置在第一导电结构上。第二导电结构设置在铁电结构上，其中第一导电结构和第二导电结构两者都具有一整体负电性，此整体负电性大于或等于铁电结构的整体负电性。
-
公开(公告)号：CN116782662A
公开(公告)日：2023-09-19
申请号：CN202310602434.8
申请日：2023-05-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 根据本发明的实施例形成存储器器件的方法包括：在第一晶圆的第一衬底中形成沟槽；在沟槽中沉积数据存储元件；对第一晶圆实施热处理以改进数据存储元件中的结晶；在第一衬底上方形成第一再分布层；在第二晶圆的第二衬底中形成晶体管；在第二衬底上方形成第二再分布层；以及在实施热处理之后将第一晶圆与第二晶圆接合。数据存储元件通过第一再分布层和第二再分布层电耦合至晶体管。本申请的实施例还涉及存储器器件。
-
Patent Agency Ranking
公开(公告)号：CN116249356A
公开(公告)日：2023-06-09
申请号：CN202310090803.X
申请日：2023-02-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露是关于集成晶片及其制造方法，集成晶片包含在基材上的第一铁电层。第一电极层是在基材上且在第一铁电层的第一侧上。第二电极层是在基材上且在第一铁电层相对于第一侧的第二侧上。第一阻障层是在第一铁电层及第一电极层之间。第一阻障层的带隙能量大于第一铁电层的带隙能量。
-
公开(公告)号：CN115696931A
公开(公告)日：2023-02-03
申请号：CN202210131759.8
申请日：2022-02-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，本发明涉及集成芯片。集成芯片包括设置在围绕互连件的下介电结构上方的下绝缘结构。下绝缘结构具有延伸穿过下绝缘结构的侧壁。底部电极沿下绝缘结构的侧壁和上表面布置，数据存储结构设置在底部电极的第一内侧壁和上表面上，并且顶部电极设置在数据存储结构的第二内侧壁和上表面上。互连通孔位于顶部电极的上表面上。底部电极的底面横向位于互连通孔的底面的外侧。本申请的实施例还涉及形成集成芯片的方法。
-
公开(公告)号：CN115528170A
公开(公告)日：2022-12-27
申请号：CN202210051032.9
申请日：2022-01-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L49/02 , H01L27/11502
Abstract: 提供了一种半导体装置及其制造方法。该方法包括在基板上沉积铁电层；进行第一游离物理沉积制程以在铁电层上沉积上电极层；图案化上电极层为上电极；以及图案化铁电层为铁电元件，位于上电极下方。
-
公开(公告)号：CN115527582A
公开(公告)日：2022-12-27
申请号：CN202210226124.6
申请日：2022-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 一种电阻式记忆体装置及对其进行程序化的方法，对一电阻式记忆体装置的记忆体单元进行程序化的方法包括将一电压脉冲序列施加至一记忆体单元以设定该记忆体单元的一逻辑状态。可将电压脉冲的一初始设定序列施加至该记忆体单元，随后是一改良电压脉冲，该改良电压脉冲的一振幅大于该初始设定序列的该振幅且在于一初始形成过程中使用的一电压脉冲的该振幅的±5％内。随后可施加振幅小于该改良电压脉冲的该振幅的额外电压脉冲。通过在包括多个电压脉冲的记忆体设定序列的中间或末尾施加一改良电压脉冲，一电阻式记忆体装置相对于使用习知程序化方法进行程序化的电阻式记忆体装置可具有一较大记忆体视窗及增强的数据保存。
-
公开(公告)号：CN104518085B
公开(公告)日：2017-12-05
申请号：CN201310746001.6
申请日：2013-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
CPC classification number: H01L45/124 , H01L27/2436 , H01L45/04 , H01L45/06 , H01L45/065 , H01L45/08 , H01L45/085 , H01L45/10 , H01L45/12 , H01L45/1206 , H01L45/1213 , H01L45/122 , H01L45/1226 , H01L45/1233 , H01L45/1246 , H01L45/1253 , H01L45/126 , H01L45/1266 , H01L45/1273 , H01L45/1286 , H01L45/1293 , H01L45/14 , H01L45/141 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/145 , H01L45/146 , H01L45/147 , H01L45/148 , H01L45/149 , H01L45/16 , H01L45/1608 , H01L45/1616 , H01L45/1625 , H01L45/1633 , H01L45/1641 , H01L45/165 , H01L45/1658 , H01L45/1666 , H01L45/1675 , H01L45/1683 , H01L45/1691
Abstract: 本发明涉及一种具有轴偏移或横向偏移的顶电极通孔（TEVA）和底电极通孔（BEVA）的电阻式随机存取存储器（RRAM）单元架构。具有同轴的TEVA和BEVA的传统RRAM单元能够引起高接触电阻变化率。本发明中的轴偏移的TEVA和BEVA促使TEVA远离RRAM单元上方的绝缘层，这样能够提高接触电阻变化率。本发明也涉及一种具有矩形RRAM单元的存储器件，该RRAM单元具有能够降低形成电压且提高数据保持的较大区域。本发明还公开了具有横向偏移的BEVA/TEVA的RRAM单元结构。
-
-
-
-
-
-
-
-
-
Search Results
120
records
(took 0.038 seconds)
