公开(公告)号：CN106058041A

公开(公告)日：2016-10-26

申请号：CN201510570350.6

申请日：2015-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐晨祐 ,  刘世昌

IPC: H01L43/02 ,  H01L43/12

CPC classification number: H01L43/08 ,  H01L43/02 ,  H01L43/12

Abstract: 本发明涉及具有延伸的上电极的磁阻式随机存取存储器(MRAM)单元和形成方法。在一些实施例中，MRAM单元具有布置在导电下电极上方的磁隧道结(MTJ)。导电上电极布置在磁隧道结上方。导电上电极具有下部和上部。下部位于磁隧道结上面并且由包封结构横向围绕。上部布置在下部和包封结构上并且横向延伸超出导电上电极的下部。通过横向地延伸超出下部，导电上电极的上部给通孔提供了比上电极的下部将提供的更大的接合面积，从而减轻了由覆盖误差导致的通孔穿通。本发明的实施例还涉及用于工艺损伤最小化的MRAM结构。

公开(公告)号：CN105826166A

公开(公告)日：2016-08-03

申请号：CN201510367048.0

申请日：2015-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢静佩 ,  徐晨祐 ,  刘世昌

IPC: H01L21/02 ,  H01L23/64

CPC classification number: H01L28/90 ,  H01L28/40

Abstract: 本发明涉及金属-绝缘体-金属(MIM)电容器和形成方法。在一些实施例中，MIM电容器具有布置在半导体衬底上方的电容器底部金属(CBM)电极。MIM电容器具有设置在CBM电极上方的高k电介质和布置在高k介电层上方的电容器顶部金属(CTM)电极。MIM电容器具有垂直地设置在高k介电层上方并且与CTM电极横向分隔开的伪结构。伪结构包括具有与CTM电极相同的材料的导电体。

公开(公告)号：CN104425715A

公开(公告)日：2015-03-18

申请号：CN201410322995.3

申请日：2014-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋福庭 ,  谢静佩 ,  徐晨祐 ,  刘世昌 ,  蔡嘉雄

IPC: H01L45/00

CPC classification number: H01L45/1253 ,  H01L45/08 ,  H01L45/122 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1608 ,  H01L45/1666 ,  H01L45/1683

Abstract: 本发明提供了一种存储结构，该存储结构包括位于导电结构上方的具有第一顶面的第一介电层。第一介电层中的第一开口暴露导电结构的区域并且具有内侧壁表面。具有第一部分和第二部分的第一电极结构位于导电结构的暴露区域上方。第二部分沿内侧壁结构向上延伸。可变电阻层设置在第一电极上方。具有第三部分和第四部分的第二电极结构位于可变电阻层上方。第三部分具有位于第一介电层的第一顶面下方的第二顶面。第四部分沿可变电阻层向上延伸。第二开口由第二电极结构限定。第二介电层的至少一部分设置在第二开口中。本发明涉及可变电阻存储器结构及其形成方法。

公开(公告)号：CN104300080A

公开(公告)日：2015-01-21

申请号：CN201310462757.8

申请日：2013-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐晨祐 ,  黄韦翰 ,  刘世昌 ,  蔡嘉雄

IPC: H01L43/08 ,  H01L43/12

CPC classification number: H01L43/12 ,  G11C11/161 ,  H01L27/222 ,  H01L27/228 ,  H01L43/02 ,  H01L43/08

Abstract: 本发明公开了一种磁阻式随机存取存储器（MRAM）结构，包括底部电极结构。磁性隧道结（MTJ）元件位于底部电极结构上方。MTJ元件包括反铁磁材料层。铁磁固定层位于反铁磁材料层上方。隧道层位于铁磁固定层上方。铁磁自由层位于隧道层上方。铁磁自由层具有第一部分和消磁的第二部分。该MRAM结构还包括位于第一部分上方的顶部电极结构。本发明还公开了磁阻式随机存取存储器结构及其形成方法。

公开(公告)号：CN103985672A

公开(公告)日：2014-08-13

申请号：CN201310178003.X

申请日：2013-05-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐晨祐 ,  刘世昌 ,  蔡嘉雄

IPC: H01L21/8242

CPC classification number: H01L43/12

Abstract: 本发明实施例提供了一种形成半导体器件的方法、一种形成MRAM器件的方法以及一种形成半导体器件的方法。一个实施例是一种形成半导体器件的方法，该方法包括在第一层上方形成第二层，和对第二层实施第一蚀刻工艺以限定部件，其中第一蚀刻工艺在部件的表面上形成膜。该方法进一步包括对部件实施离子束蚀刻工艺，其中离子束蚀刻工艺从部件的表面去除膜。本发明还公开了一种从半导体器件去除膜的方法。

公开(公告)号：CN101330003A

公开(公告)日：2008-12-24

申请号：CN200810085960.7

申请日：2008-06-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴志达 ,  李正德 ,  王从建 ,  林杏莲 ,  王郁仁 ,  杜友伦 ,  徐晨祐 ,  刘源鸿 ,  罗际兴 ,  蔡嘉雄 ,  张舒雯 ,  陈佳麟 ,  蔡明志

IPC: H01L21/02 ,  H01L21/8242

CPC classification number: H01L27/10814 ,  H01L27/10852 ,  H01L28/40 ,  H01L28/75

Abstract: 本发明涉及一种形成半导体结构的方法，该方法包括形成一底电极，接着在含氧环境中处理该底电极以将底电极的上层部分转化形成缓冲层，再于该缓冲层上形成一绝缘层，然后形成上电极覆盖于绝缘层上。