-
公开(公告)号：CN106601911A
公开(公告)日：2017-04-26
申请号：CN201611262613.8
申请日：2016-12-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
CPC classification number: H01L45/143 , H01L45/06 , H01L45/1625
Abstract: 本发明提供一种Ge‑Se‑Al OTS材料、OTS选通器单元及其制备方法，其中，该Ge‑Se‑Al OTS材料的化学通式为GexSeyAl100‑x‑y，x、y均指元素的原子百分比，且满足40
-
公开(公告)号：CN104779349B
公开(公告)日：2017-04-19
申请号：CN201510177956.3
申请日：2015-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种相变存储单元及其制作方法，所述相变存储单元包括：镶嵌于衬底中的至少一个下电极；连接于所述下电极上方的刀片状加热电极；连接于所述刀片状加热电极上方的刀片状相变材料结构；连接于所述相变材料结构上方的上电极。本发明的相变存储单元中采用刀片状加热电极及刀片状相变材料结构，所述刀片状加热电极及刀片状相变材料结构相互交叉接触。由于刀片状加热电极和刀片状相变材料结构的厚度尺寸非常小且容易控制，二者交叉接触可实现接触面最小化，达到进一步缩小相变存储单元的相变区域的目的，从而大大降低器件功耗。
-
公开(公告)号：CN106354890A
公开(公告)日：2017-01-25
申请号：CN201611041427.1
申请日：2016-11-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/30
CPC classification number: G06F16/13
Abstract: 本发明提供一种基于N-ary树结构的随机访问的文件系统的实现方法，以页为单位来管理文件系统所有的文件数据；在文件系统中设置iNode区和数据区，所述数据区包括节点页和数据页；所述iNode区中所存储的iNode节点包括N-ary树级数字段和N-ary树根节点字段；以文件所对应的第N级节点页页号为根节点，以第（N-1）级节点页页号为第1级子节点，以此类推，以第1级节点页页号为第（N-1）级子节点，形成一个N-ary树以对该文件的所有数据进行存储管理；其中第1级节点页为数据页；N-ary树的遍历顺序为数据页的逻辑顺序。本发明的基于N-ary树结构的随机访问的文件系统的实现方法实现文件数据在物理存储空间内的随机存储，从而最大化地提高文件系统整体的运行效率。
-
公开(公告)号：CN106326421A
公开(公告)日：2017-01-11
申请号：CN201610719554.6
申请日：2016-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/30
CPC classification number: G06F17/30961
Abstract: 本发明提供一种基于索引树和数据链表的FPGA并行排序方法及系统，包括将待排序记录的特征值和标识值从存储器内依次读出；在数据链表存储区创建标识值节点，并将记录的标识值存储在标识值节点；根据记录的特征值在索引树存储区的索引树上建立特征值节点；全部记录读出并处理完毕后，依次遍历索引树上各层的特征值节点，并根据特征值节点的路径恢复特征值；再根据获取的特征值节点中记录的标识值节点地址，在数据链表存储区中找到对应的标识值；最后按照遍历顺序输出所有记录的特征值和标识值。本发明的基于索引树和数据链表的FPGA并行排序方法及系统通过FPGA对数据进行编/解码来实现对数据的排序，从而一边读取数据一边进行数据排序。
-
公开(公告)号：CN106205684A
公开(公告)日：2016-12-07
申请号：CN201610486617.8
申请日：2016-06-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
CPC classification number: G11C13/004 , G11C2013/0042
Abstract: 本发明提供一种相变存储器读出电路及读出方法，包括：读参考电压生成电路，产生一个可以快速区分读晶态电阻电流和读非晶态电阻电流的读参考电流，并将电流信号转化为电压信号；以及，将读参考电压还原为读参考电流后与相变存储单元中读出的电流相比较的灵敏放大器。本发明同时获取读电流及读参考电流，读参考电流的瞬态值处于读晶态电阻电流和读非晶态电阻电流之间。本发明在读参考电流中引入对位线寄生参数和读传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且信号传递速度快、适用范围广、寄生参数匹配方法简单。
-
Patent Agency Ranking
公开(公告)号：CN106024054A
公开(公告)日：2016-10-12
申请号：CN201610349687.9
申请日：2016-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
CPC classification number: G11C13/004
Abstract: 本发明提供一种具有保持力测试功能的相变存储器，包括：对行地址信号进行译码以开启存储阵列相应字线的行译码器单元；对列地址信号进行译码的列译码器单元；输出测试电压/电流信号的电压源/电流源单元；开启存储阵列中相应位线，并将测试电压/电流信号加载到相应存储单元上的列选择器单元；读取加载有测试电压/电流信号的存储单元上的电流/电压的电流/电压读出单元，以测试保持力特性。本发明在进行保持力测试时，对存储单元施加电压/电流，外部监控设备通过电流/电压读出模块对存储单元的电流/电压变化情况进行记录，统计存储状态失效的时间，从而得到相变存储器的保持力特性，操作简单、准确性高。
-
公开(公告)号：CN102945683B
公开(公告)日：2016-08-31
申请号：CN201210436990.4
申请日：2012-11-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储的快速擦写操作方法，进行擦操作的SET编程脉冲依次为预编程脉冲及编程脉冲，所述预编程脉冲使得相变存储单元超越相变的开关阈值，保持时间小于写操作的RESET脉冲操作时间。本发明还提供一种相变存储电路的快速擦写操作方法，包括逻辑控制电路、存储单元阵列以及分别与该逻辑控制电路连通的驱动电路、字线选通管、位线选通管和读电路；当执行擦操作SET编程时，打开各通路形成预编程脉冲，流入位线选通管，继而流入所选相变存储单元中，完成预编程操作；随后关掉大电流通路，输出的编程脉冲对所选相变存储单元进行编程。本发明有效减小了相变存储单元SET编程时间，从而提高了相变存储擦操作速度，改善了SET编程后的低阻分布。
-
公开(公告)号：CN105869671A
公开(公告)日：2016-08-17
申请号：CN201610178596.3
申请日：2016-03-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C13/0097
Abstract: 本发明提供一种相变存储器单元的写初始化方法及其阵列的写初始化方法，所述单元的写初始化方法包括如下步骤：S1：采用初始化写脉冲操作相变存储器单元，在所述相变存储器单元中形成非晶区域；所述非晶区域大于相变存储器默认写脉冲产生的非晶区域；S2：采用擦脉冲将所述相变存储器单元操作至低阻状态，使所述初始化写脉冲形成的非晶区域转化为面心立方晶粒区域；S3：采用默认写脉冲操作所述相变存储器单元。其中，在一次初始化后，可进一步验证初始化效果，并根据需要选择是否需要再次初始化。本发明使用初始化写脉冲，对阵列各单元的FCC晶粒区域进行控制，可以有效提高阵列平均写电阻，降低写电流，同时使得相变存储阵列的电阻分布更加集中。
-
公开(公告)号：CN103794244B
公开(公告)日：2016-08-17
申请号：CN201410054763.4
申请日：2014-02-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种基于SPI接口的相变存储器读出电路及方法，包括：地址寄存器逐位接收外部地址；当（LSB+A）位接收到地址时，预读2M+A位数据并锁存；当LSB位接收到地址时，从2M+A位预读数据中译码出2M位目标数据并锁存，同时输出地址自增信号；地址后移，若（LSB+A）位寄存器发生翻转，则读取下一组数据，反之，所述相变存储器内部不进行读取操作；输出数据，并输出下一个地址自增信号。本发明通过提前一个或者若干个时钟周期预先将可能需要进行读取操作的地址的数据全部读出，然后再通过对真实地址译码将对应目标地址的数据输出，可以增加相变存储器内部实际读取时间，从而提高基于SPI接口的相变存储器的数据传输速率，进而提高芯片的最终性能。
-
公开(公告)号：CN105655368A
公开(公告)日：2016-06-08
申请号：CN201610028134.3
申请日：2016-01-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L29/167 , H01L29/423 , H01L21/82
CPC classification number: H01L27/2409 , H01L21/82 , H01L27/2436 , H01L27/2445 , H01L29/167 , H01L29/4232
Abstract: 本发明提供一种三维堆叠相变存储阵列器件及其制备方法，所述三维堆叠相变存储阵列器件中，无结型晶体管的栅极采用控制栅极的阶梯式引出方式，形成SSL控制端，WL、BL和SSL的交界点处有一个相变存储单元，实现对每一个存储位点的读、写、擦操作。此外，栅极导电材料与绝缘介质层所构成的堆叠结构横跨在相邻的两个钨塞之上，实现了相变材料层的共用，最大程度地降低工艺成本，提升存储密度。本发明的三维堆叠相变存储阵列器件的制备方法与传统CMOS工艺兼容，无结型晶体管和相变单元的形成均为低温工艺，其热处理制程不会对外围电路造成性能漂移，并且无结型晶体管的沟道采用无浓度梯度重掺杂多晶硅材料，有效地避免了离子注入等掺杂工艺引入的额外光罩。
-
-
-
-
-
-
-
-
-
Search Results
957
records
(took 0.075 seconds)
